-
公开(公告)号：CN114740325B
公开(公告)日：2025-04-18
申请号：CN202210315142.1
申请日：2022-03-28
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G01R31/26
Abstract: 本发明公开了一种异质结半导体器件热阻测量电路及其方法，其中电路包括信号发生模块，驱动模块，待测器件，可控负载模块，恒温装置，数据采集模块以及电源模块。提取异质结半导体器件工作热稳定状态下漏电极电流随时间的变化率作为结温的参考，从而进行异质结半导体器件工作热稳定状态下热阻阻值的计算。其中，可以通过调控可控负载模块，使电路在正常工作模式和测量模式两种状态下切换。正常工作模式用于使待测器件处于热稳定的工作状态；测量模式用于提取待测器件漏电极电流变化率以进行热阻的计算。
-
公开(公告)号：CN115146580B
公开(公告)日：2025-04-08
申请号：CN202210832374.4
申请日：2022-07-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398 , G06F30/27 , G06F18/2113 , G06F18/2431 , G06F18/27 , G06N3/0464 , G06F115/06 , G06F119/12
Abstract: 本发明公开了一种基于特征选择和深度学习的集成电路路径延时预测方法。首先建立了基于过滤法和包装法的集成特征选择方法以确定最佳特征子集。然后，提取电路的时序信息和物理拓扑信息作为模型的输入特征，利用卷积神经网络的卷积计算机制捕获电路路径中单元在物理和时序上局部表达。此外，还采用了残差网络对路径延时进行了校准。与传统的后端设计流程相比，本发明在预测精度和效率上均有明显优势，对于加速集成电路设计流程具有重要意义。
-
公开(公告)号：CN119582589A
公开(公告)日：2025-03-07
申请号：CN202411536312.4
申请日：2024-10-31
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明涉及一种宽输入输出范围低纹波平均电流模式升降压变换器，基于变压主电路接电压源为负载供电；电流采样电路选择采集变压主电路输入端电流或者输出端电流构成采样电流；反馈环路模块基于变压主电路输出端电压与基准电压之间差值电压，获得采样电流与差值电压之间所对应的误差电压；控制逻辑模块生成驱动信号输送至对应NMOS开关管进行控制，实现变压主电路切换工作于降压BUCK模式或者升压BOOST模式；设计方案控制简单，通过平均电流模式，结合两路斜坡补偿信号，使得变压主电路在不同升降压模式之间平滑切换并工作，有效降低输出纹波，实现了更宽的输入输出电压范围，并优化了开关管的开关顺序，提升了升降压变换器的整体效率。
-
公开(公告)号：CN114709255B
公开(公告)日：2024-09-10
申请号：CN202210349844.1
申请日：2022-04-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。
-
-
Patent Agency Ranking
公开(公告)号：CN110046565B
公开(公告)日：2023-07-14
申请号：CN201910279211.6
申请日：2019-04-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06V40/16 , G06V10/26 , G06V10/34 , G06V10/774 , G06V10/764
Abstract: 本发明公开一种基于Adaboost算法的人脸检测方法，步骤是：对输入的视频或图像进行预处理，包括进行灰度归一化和滤波去噪；将彩色图像的RGB空间转换为YCbCr空间，然后根据肤色色度的范围，对图像进行肤色分割；对肤色分割后的图像进行形态学处理；采用Canny边缘检测算法对形态学处理后的图像进行边缘检测；利用RHT检测图像中的椭圆，将检测出似人脸的椭圆区域抠出，作为人脸候选区域；利用Adaboost算法训练级联分类器，利用训练好的级联分类器对人脸候选区域进行人脸检测，输出人脸位置。此种人脸检测方法能够在保证检测率的同时，降低计算量，提高检测速度。
-
公开(公告)号：CN116317488A
公开(公告)日：2023-06-23
申请号：CN202310309861.7
申请日：2023-03-28
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明是一种适用于多路驱动的四开关型谐振栅极驱动电路，其中，第一MOSFET和第二MOSFET构成一个半桥，半桥中点连接至变压器的原边的同名端，并且通过桥臂中点连接至主拓扑栅极驱动器第四开关管栅极；第三MOSFET和第四MOSFET同样构成一个半桥，半桥中点通过端口连接至变压器的原边的非同名端，并且连接至主拓扑栅极驱动器的第二开关管栅极；主拓扑栅极驱动器的第四开关管的栅极寄生电容视为并联在第二MOSFET的两端，主拓扑栅极驱动器的第二开关管的栅极寄生电容视为并联在第四MOSFET的两端。解决了现有谐振栅极驱动方案存在的驱动损耗高、控制复杂且死区不可控、磁性和开关元件较多、驱动电流小和无法实现多路驱动的技术问题。
-
公开(公告)号：CN116232309A
公开(公告)日：2023-06-06
申请号：CN202211051640.6
申请日：2022-08-31
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K19/0175
Abstract: 本发明提供一种低功耗的高速电平移位电路，包括低压‑高压的电平移位模块、辅助锁存模块、自适应窄脉冲产生模块和辅助上拉模块；低压‑高压的电平移位模块包括低压‑高压电平移位电路和信号处理电路；辅助上拉模块包括两路分别设于低压‑高压电平移位电路高侧两个输出S、R点处的辅助上拉电路；辅助上拉电路包括反相器、与非门和PMOS管；辅助锁存模块包括辅助锁存电路，用于产生两个信号控制信号A和B，连接到两路辅助上拉电路，控制两个PMOS管仅在该管所辅助的支路输出点电位由低向高翻转时提供一个额外的上拉电流。本发明在保证足够的抗dV/dt能力的基础上，能够有效地降低电平移位电路的功耗和延时，实现驱动电路的高频工作，保证电源系统的高效性。
-
公开(公告)号：CN109934339B
公开(公告)日：2023-05-16
申请号：CN201910168042.9
申请日：2019-03-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明公开一种基于一维脉动阵列的通用卷积神经网络加速器，AXI4总线接口用于实现模式配置指令的载入以及待计算数据的读取与结果数据的批量发送；模式配置器通过模式配置指令配置各个功能模块为对应工作类型；数据调度模块可并发进行待计算数据缓存、计算数据读取、卷积结果缓存以及卷积结果处理与输出任务；卷积计算模块采用一维脉动阵列的模式进行卷积计算；待计算数据缓存区、卷积结果缓存区、输出结果缓冲FIFO，用于缓存对应数据；结果处理模块进行卷积神经网络中常见的结果处理操作。此种加速器能够兼容卷积神经网络中的不同计算类型并进行高并行度计算来有效加速，同时只需要较低的片外访存带宽需求以及少量的片上存储资源。
-
公开(公告)号：CN109144472B
公开(公告)日：2023-02-28
申请号：CN201810783678.X
申请日：2018-07-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F7/544
Abstract: 本发明公开了一种二元扩域椭圆曲线的标量乘法及其实现电路，属于公钥中椭圆曲线密码的技术领域。标量乘法根据椭圆曲线上基点的投影坐标以及椭圆参数初始化数据，对初始化后数据重组后进行包含两级流水的主循环操作求解椭圆曲线上的输出点坐标，再对输出点坐标进行仿射变换得到标量乘法结果。该标量乘法通过包含三路并行的乘法器、两个模加器、三个模平方器的电路实现，最大程度地利用标量乘法算法中的并行度，达到最快的计算速度，同时提升了乘法器的资源利用率。
-
-
-
-
-
-
-
-
-
Search Results
254
records
(took 0.049 seconds)
