公开(公告)号：CN114497038B

公开(公告)日：2024-02-06

申请号：CN202210086830.5

申请日：2022-01-25

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  武玫 ,  李仕明 ,  杨凌 ,  张濛 ,  侯斌 ,  郝跃

IPC: H01L27/088 ,  H01L23/373 ,  H01L21/8258

Abstract: 本发明公开了一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法，包括：金刚石衬底层、GaN缓冲层、AlGaN势垒层、介质层、p型金刚石层和栅介质层；AlGaN势垒层上设置有第一源电极和第一漏电极以及第一栅电极；栅介质层位于p型金刚石层上；p型金刚石层上设置有第二源电极和第二漏电极，栅介质层上还设置有第二栅电极。本发明通过金刚石衬底上集成了GaN HEMT器件，并在金刚石衬底上生长p型金刚石层，制作了基于p型金刚石的MOSFET器件，从而实现了两种器件结构的异质集成。实现了器件结温的有效降低，减小了集成器件的体积，提高了器件的集成度的同时进一步提高了GaN HEMTs在微波大功率场景下的散热能力。

公开(公告)号：CN117476558A

公开(公告)日：2024-01-30

申请号：CN202311503835.4

申请日：2023-11-10

Applicant: 西安电子科技大学

Inventor： 杨凌 ,  于谦 ,  张濛 ,  董洁 ,  马晓华

IPC: H01L21/8252 ,  H01L29/36 ,  H01L29/20 ,  H01L27/07 ,  H01L29/76 ,  H01L21/334

Abstract: 本发明公开了一种电阻热电子晶体管一体化的共集电极放大器及其制备方法，该共集电极放大器包括从下至上依次设置的蓝宝石衬底、第一n型掺杂GaN层、AlGaN集电极势垒层、GaN基区层、AlN发射极势垒层、Fe掺杂GaN层和第二n型掺杂GaN层；第二n型掺杂GaN层、AlN发射极势垒层和AlGaN集电极势垒层构成由高至低的三段式阶梯表面；发射极、基极和集电极金属分别位于各段阶梯表面；其中，Fe掺杂GaN层采用预设厚度以及预设掺杂浓度以形成高阻GaN层。本发明能在不影响器件性能的同时，实现共集电极放大器在发射极所需要的串联大电阻，实现电阻和热电子晶体管一体化，能提高器件集成度，降低芯片成本。

公开(公告)号：CN116863982A

公开(公告)日：2023-10-10

申请号：CN202310581347.9

申请日：2023-05-22

Applicant: 西安电子科技大学

Inventor： 侯斌 ,  牛雪锐 ,  杨凌 ,  马晓华 ,  张濛 ,  王博麟 ,  武玫 ,  芦浩 ,  郝跃

IPC: G11C11/417 ,  H01L29/20 ,  H01L29/205 ,  H10B10/00

Abstract: 本发明公开了一种基于增强型N沟道与增强型P沟道GaN基晶体管的SRAM存储单元电路结构，包括：第一控制读写晶体管N3、第一反相器、第二控制读写晶体管N4和第二反相器；第一反相器的输出端与第二反相器的输入端和第一控制读写晶体管N3的漏端相连；第二反相器的输出端与第一反相器的输入端和第二控制读写晶体管N4漏端相连；第一反相器的P沟道晶体管P1和第二反相器的P沟道晶体管P2均为氮化镓P沟道增强型异质结晶体管；第一反相器的N沟道晶体管N1、第二反相器的N沟道晶体管N2、第一控制读写晶体管N3和第二控制读写晶体管N4均为氮化镓N沟道增强型异质结晶体管。本发明提高了GaN基SRAM存储单元电路的工作效率的同时降低了静态功耗。

公开(公告)号：CN113223927B

公开(公告)日：2023-02-10

申请号：CN202110414322.0

申请日：2021-04-16

Applicant: 西安电子科技大学

Inventor： 陆小力 ,  马晓华 ,  何云龙 ,  章舟宁 ,  杨凌 ,  郝跃

IPC: H01L21/02

Abstract: 本发明涉及一种利用弯曲应力实现p型掺杂氧化镓的制备方法，包括步骤：S1、在牺牲层上生长氧化镓，形成氧化镓层；S2、将所述氧化镓层转移到弯曲衬底上，使所述氧化镓层形成弯曲状；S3、将所述氧化镓层与所述弯曲衬底进行键合；S4、对弯曲后的所述氧化镓层进行掺杂，得到p型掺杂氧化镓。该制备方法将氧化镓层转移到弯曲衬底上，使得氧化镓层也形成弯曲状，弯曲可以使得氧化镓的带隙变小，从而有利于制备得到p型掺杂的氧化镓。

公开(公告)号：CN114864655A

公开(公告)日：2022-08-05

申请号：CN202210190209.3

申请日：2022-02-28

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  杨凌 ,  贾富春 ,  武玫 ,  侯斌 ,  张濛 ,  朱青 ,  郝跃

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/861 ,  H01L21/34 ,  H01L23/373

Abstract: 本发明涉及一种基于P型金刚石斜终端的氧化稼PIN二极管及其制备方法，该氧化稼PIN二极管包括：n+‑Ga2O3衬底层；n‑‑Ga2O3漂移层，设置在n+‑Ga2O3衬底层的上表面，n‑‑Ga2O3漂移层的两侧面为倾斜台面，倾斜台面上设置有若干矩形凹槽；P型金刚石层，覆盖在n‑‑Ga2O3漂移层的上表面、部分倾斜台面以及填充在矩形凹槽的内部；阴极，设置在n+‑Ga2O3层的下表面；阳极，设置在P型金刚石层的上表面。本发明的基于P型金刚石斜终端的氧化稼PIN二极管，采用斜终端结构，并在倾斜台面上引入矩形凹槽，增大了P型金刚石和n‑‑Ga2O3漂移层的接触面积，pn结对电场的调制作用更加明显，器件边缘电场分布更加均匀，降低了泄漏电流；采用P型金刚石作为P型区域，规避了P型Ga2O3制备困难的问题。

公开(公告)号：CN114823923A

公开(公告)日：2022-07-29

申请号：CN202210190219.7

申请日：2022-02-28

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  侯斌 ,  常青原 ,  武玫 ,  杨凌 ,  张濛 ,  朱青 ,  宓珉瀚 ,  郝跃

IPC: H01L29/872 ,  H01L29/267 ,  H01L23/373 ,  H01L21/329

Abstract: 本发明涉及一种基于n型氧化镓‑p型金刚石的肖特基二极管及其制备方法。肖特基二极管包括n型氧化镓衬底、n型氧化镓外延层、p型金刚石结区、阳极、绝缘介质和阴极；阴极、n型氧化镓衬底、n型氧化镓外延层依次层叠；p型金刚石结区分布在n型氧化镓外延层的表层中，形成终端结构；阳极位于n型氧化镓外延层上，且其两个端部分别与p型金刚石结区部分交叠；绝缘介质位于n型氧化镓外延层上，且与阳极的两端相接触。该二极管改善了氧化镓基肖特基势垒二极管反向偏压低、反向漏电流大、热效应明显、以及异质肖特基结附近电场集中效应等问题，获得了更大的功率容量以及较高的器件可靠性。

公开(公告)号：CN114823920A

公开(公告)日：2022-07-29

申请号：CN202210190204.0

申请日：2022-02-28

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  侯斌 ,  常青原 ,  杨凌 ,  张濛 ,  武玫 ,  郝跃

IPC: H01L29/868 ,  H01L29/267 ,  H01L23/373 ,  H01L29/45 ,  H01L21/329

Abstract: 本发明公开了一种基于n型氧化镓和p型金刚石的PIN二极管，包括n+‑Ga2O3衬底层、n‑‑Ga2O3层、p+型金刚石层、p++型金刚石层、阴极层和阳极层，其中，所述阴极层、所述n+‑Ga2O3衬底层、所述n‑‑Ga2O3层和所述p+型金刚石层自下而上依次设置，所述p++型金刚石层设置在所述p+型金刚石层上表面，且所述p++型金刚石层上开设有多个沟槽，所述阳极层覆盖在所述多个沟槽内部和所述p++型金刚石层的上表面；所述n‑‑Ga2O3层的掺杂浓度小于所述n+‑Ga2O3衬底层的掺杂浓度，所述p++型金刚石层的掺杂浓度大于所述p+型金刚石层的掺杂浓度。本发明基于n型氧化镓和p型金刚石的PIN二极管结构可以增强PIN二极管的耐压性、减小导通电阻、减小反向漏电流、改善导热性能，提高器件的可靠性。

公开(公告)号：CN114695521A

公开(公告)日：2022-07-01

申请号：CN202011627341.3

申请日：2020-12-30

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  芦浩 ,  侯斌 ,  杨凌 ,  司泽艳 ,  杜佳乐 ,  郝跃

IPC: H01L29/20 ,  H01L29/417 ,  H01L29/45 ,  H01L29/423 ,  H01L29/40 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种基于无金工艺的硅基氮化镓高功率射频器件及其制备方法，所述制备方法包括：获取外延基片并进行清洗，外延基片自下而上依次包括衬底、成核层、缓冲层和势垒层；在外延基片有源区边缘刻蚀台面至缓冲层，形成有源区域隔离；在势垒层上刻蚀图形化阵列凹槽，并在图形化阵列凹槽中沉积合金欧姆金属形成欧姆预沉积层；在势垒层上形成源电极和漏电极，源电极和漏电极位于欧姆预沉积层上方；在势垒层、源电极和漏电极上形成钝化层；在源电极与漏电极之间的势垒层上形成梯形形状的栅电极；制作背通孔，并在背通孔中形成完成源电极互联层和钝化层。该功率器件采用欧姆预沉积层和带有倾斜场板的栅极，减小接触电阻，改善沟道电场分布。

公开(公告)号：CN113809171A

公开(公告)日：2021-12-17

申请号：CN202110984091.7

申请日：2021-08-25

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  芦浩 ,  杨凌 ,  侯斌 ,  邓龙格 ,  陈炽 ,  武玫 ,  张濛 ,  郝跃

IPC: H01L29/778 ,  H01L29/423 ,  H01L23/31 ,  H01L21/56 ,  H01L21/335

Abstract: 本发明公开了一种GaN低寄生钝化器件及其制备方法，该器件包括：衬底层；GaN外延层，形成于衬底层上；源电极，形成于GaN外延层上；漏电极，形成于GaN外延层上；第一钝化层，形成于GaN外延层上；第二钝化层，形成于第一钝化层上，以和第一钝化层构成复合钝化层；第三钝化层，形成于源电极、漏电极与复合钝化层之间；T型栅电极，形成于GaN外延层上，贯穿于复合钝化层，且T型栅电极的横向部分位于第二钝化层上。本发明的方案，以T型栅电极为硬质掩膜，通过横向分区钝化，即可提高栅下钝化效果，亦可降低非栅区寄生电容，显著提高器件频率特性，降低高频下的电流崩塌；同时，通过栅金属作为硬质掩膜的分区钝化方式，工艺简单。

公开(公告)号：CN113809169A

公开(公告)日：2021-12-17

申请号：CN202110982639.4

申请日：2021-08-25

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  司泽艳 ,  芦浩 ,  侯斌 ,  杨凌 ,  鲁微 ,  武玫 ,  郝跃

IPC: H01L29/778 ,  H01L21/285 ,  H01L21/335

Abstract: 本发明公开了一种基于栅源漏一体化沉积的氮化镓器件，氮化镓器件包括：衬底、AlN成核层、GaN缓冲层、AlGaN势垒层、以及位于AlGaN势垒层远离衬底一侧的SiN钝化层、源电极、漏电极和栅电极；AlGaN势垒层的第一表面包括两个图形区，每个图形区包括多个阵列排布的第一开孔，源、漏电极相对设置于第一表面的两侧，且沿垂直于衬底所在平面的方向，漏电极的正投影与源电极的正投影分别覆盖两个图形区；SiN钝化层位于源电极和漏电极之间，SiN钝化层包括第二开孔，至少部分栅电极位于第二开孔内。本发明采用一体化沉积的设计方式制作氮化镓器件，能够避免源漏金属高温退火工艺，抑制金属外扩，并实现亚微米级源漏欧姆接触。