-
公开(公告)号：CN115411112A
公开(公告)日：2022-11-29
申请号：CN202211197397.9
申请日：2022-09-29
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L23/552 , H01L23/556 , H01L21/336
Abstract: 一种漏端复合SBD结构的MOS抗辐照器件及制备方法，包括单晶Si衬底，Si衬底表面为P型Si层，P型Si层侧面为沟槽，沟槽中填充SiO2材料，P型Si层表面为栅氧化层，栅氧化层表面为多晶硅，位于栅氧化层两侧的P型Si层上为轻掺杂的源漏区，轻掺杂的源漏区与SiO2材料之间的P型Si层处为重掺杂的源漏区，重掺杂的源漏区表面为金属导线层，轻掺杂的源漏区表面为Si侧墙，Si侧墙两侧为SiO2侧墙，Si侧墙表面为铝金属层，铝金属层表面为金属导线层，金属导线层表面为用于钝化电介质的SiN材料。本发明从器件角度解决了单粒子效应对器件逻辑状态的影响，实现了由该抗辐照MOS器为基本单元所搭建的集成电路能够在高辐射的环境中稳定工作，在漏端嵌入SBD工艺简单，制作成本低。
-
-
公开(公告)号：CN115348129A
公开(公告)日：2022-11-15
申请号：CN202210862115.6
申请日：2022-07-20
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
-
公开(公告)号：CN114864406A
公开(公告)日：2022-08-05
申请号：CN202210521649.2
申请日：2022-05-13
Applicant: 西安电子科技大学
IPC: H01L21/336 , H01L29/78 , H01L23/552
Abstract: 本发明涉及一种双副栅结构的MOS抗辐照器件及其制备方法，本发明在传统的MOS器件上增加双副栅结构，双副栅结构由本征硅和二氧化硅构成，制作工艺与现有硅工艺兼容。本发明引入副栅可以对LDD下方电场强弱产生影响，可缓和由漏端PN结反偏形成的横向电场，降低电极收集电荷能力，使高能粒子的射入而产生的电子‑空穴对在被电极收集之前复合消失。从而消除由单粒子效应所引起的集成电路逻辑错误翻转等问题，使得本发明新型MOS抗辐照器件构成的集成电路能够在高辐射的环境中稳定工作。
-
公开(公告)号：CN113433998B
公开(公告)日：2022-06-24
申请号：CN202110763311.3
申请日：2021-07-06
Applicant: 西安电子科技大学芜湖研究院
IPC: G05F1/56
Abstract: 本发明公开了一种功率驱动器，包括驱动电路和自举电路，自举电路包括MOS管M5，MOS管M5的源极和栅极均由外部电源VM供电，MOS管M5的漏极接驱动电路中自举电容Cb的高压端。本发明中功率驱动器的自举电路使用外部电源VM对驱动电路中的自举电容充电，在使用较高的外部电源VM时，避免了二极管的堆叠，同时也降低了线性稳压器LDO的设计难度，减小了LDO的功耗和产热。
-
Patent Agency Ranking
公开(公告)号：CN114548014A
公开(公告)日：2022-05-27
申请号：CN202210011082.4
申请日：2022-01-05
Applicant: 西安电子科技大学
IPC: G06F30/373
Abstract: 本发明涉及一种IGBT关态电流拖尾退化的评估方法，包括：实时采集多组待测IGBT的关态电流时序数据；对待测IGBT的关态电流时序数据进行滤波处理，得到关态电流时序趋势数据；构建双指数模型U＝a*exp(b*k)+c*exp(d*k)，根据关态电流时序趋势数据，计算得到双指数模型的模型参数，其中，a、b、c和d表示双指数模型的模型参数，k表示循环周期；根据模型参数，建立用于拟合IGBT关态电流退化轨迹的状态方程U(k)，根据状态方程U(k)对待测IGBT的关态电流退化进行评估；其中，状态方程U(k)为：U(k)＝a*exp(b*k)+c*exp(d*k)，式中，U表示趋势奇异点值，k表示循环周期。本发明的IGBT关态电流拖尾退化的评估方法，利用奇异性分析在提取参数退化的准确轨迹的同时保证了计算的精度，而且提高了IGBT关态电流预估的速度。
-
公开(公告)号：CN113936266A
公开(公告)日：2022-01-14
申请号：CN202111213054.2
申请日：2021-10-19
Applicant: 西安电子科技大学
IPC: G06V20/58 , G06V10/774 , G06V10/82 , G06K9/62 , G06N3/04
Abstract: 本发明公开了一种基于深度学习的车道线检测方法，包括如下步骤：步骤一：获得图像数据集，该数据集中包含车道线；步骤二：搭建神经网络模型，设置损失函数和约束损失函数的超参数，该神经网络模型包括依次连接卷积层、池化层、4个残差块、4个不同空洞率dilated module和辅助SE block；损失函数设置为了加速模型收敛且对车道线增加几何约束。步骤三：将数据集喂给神经网络模型进行训练，迭代多轮之后得到收敛的网络模型；步骤四：将网络模型安装与车载摄像头中，即可实现实时监测。本发明在于提供一种基于深度学习的车道线检测方法，在保证较高准确率的情况下，速度也能达到自动驾驶实时性要求。
-
公开(公告)号：CN113506802A
公开(公告)日：2021-10-15
申请号：CN202110722554.2
申请日：2021-06-28
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L27/092 , H01L21/8256
Abstract: 本发明公开了一种直接带隙GeSn CMOS器件，包括：衬底层、Ge虚衬底、第一P型Ge层、隔离区、N阱、第二P型Ge层、本征Ge隔离层、沟道层、第一本征三元合金异质帽层、PMOS栅极、PMOS源漏区、N型Ge层、第二本征三元合金异质帽层、NMOS栅极、NMOS源漏区、介质层、源漏电极和钝化层；第一本征三元合金异质帽层的材料为SixGe1‑x‑ySny；其中，x的范围为0.1～0.15，y的范围为0.05～0.07；第二本征三元合金异质帽层的材料为SixGe1‑x‑ySny；其中，x的范围为0.1～0.15，y的范围为0.08～0.1；沟道层为本征DR‑Ge1‑zSnz层；其中，z的范围为0.12～0.18。本发明通过单边高势垒量子限域NMOS和量子阱PMOS组成的DR‑GeSn CMOS结构，能够利于NMOS器件沟道的开启，整个器件各层材料相同，NMOS与PMOS结构与工艺兼容性较佳。本发明还提供一种直接带隙GeSn CMOS器件的制备方法。
-
公开(公告)号：CN107154788B
公开(公告)日：2020-07-07
申请号：CN201710266417.6
申请日：2017-04-21
Applicant: 西安电子科技大学
IPC: H03H7/38
Abstract: 本发明涉及一种射频能量采集电路中的L型阻抗匹配系统及方法，其系统包括采样比较模块、逻辑算法控制模块和可调阻抗匹配网络；采样比较模块用于在逻辑控制模块的控制下对倍压整流电路输出的电压进行连续两次采样并对连续两次采样的电压进行比较；逻辑算法控制模块用于根据连续两次采样的电压的比较结果逐次调整并入可调阻抗匹配网络中L型可调电容阵列的数量；可调阻抗匹配网络用于根据并入的L型可调电容阵列的数量来匹配所述天线与倍压整流电路之间的阻抗。本发明通过判断倍压整流电路输出电压得到当前阻抗匹配效果，避免了复杂的ADC采样或者信号处理单元，电路简单，功耗极低，仅在开关过程消耗能量，适用于微弱能量采集环境。
-
公开(公告)号：CN107546177B
公开(公告)日：2019-10-22
申请号：CN201610487746.9
申请日：2016-06-28
Applicant: 西安电子科技大学
IPC: H01L21/8238 , H01L27/092 , H01L29/10 , H01L29/16
Abstract: 本发明涉及一种直接带隙Ge沟道CMOS集成器件及其制备方法。该制备方法包括：选取Si衬底；生长第一Ge层；生长第二Ge层；形成浅沟槽隔离；注入B离子形成NMOS有源区；生长栅介质层和栅极层，刻蚀形成PMOS栅极和NMOS栅极；形成栅极保护层；刻蚀第二Ge层、所述PMOS栅极和NMOS栅极位置处形成Ge台阶；生长Si0.5Ge0.5层；去除栅极保护层，利用离子注入工艺形成PMOS源漏极和NMOS源漏极；淀积金属形成接触区，最终形成CMOS器件。本发明实现的Ge改性方式即直接带隙Ge作为沟道的CMOS器件制备，增加了CMOS器件的载流子迁移率，同时还具备单片光电集成的优势。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.03 seconds)
