公开(公告)号：CN110459609A

公开(公告)日：2019-11-15

申请号：CN201910805725.0

申请日：2019-08-29

Applicant: 电子科技大学 ,  重庆中科渝芯电子有限公司

Inventor： 罗小蓉 ,  樊雕 ,  李聪聪 ,  魏杰 ,  邓高强 ,  王晨霞 ,  张森 ,  苏伟 ,  杨永辉 ,  朱坤峰

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/08

Abstract: 本发明属于功率半导体技术领域，具体涉及一种短路阳极薄层高压功率器件。本发明主要特征在于：采用两个凹形槽及隔离槽的结构正向导通时，阳极侧的凹形槽和隔离槽因为压缩了电子电流的流动通道，仅留有极为狭窄的导电通道可以增大阳极侧的分布电阻，从而消除短路阳极结构正向导通时存在的Snapback(电压折回)效应；阴极侧的凹形槽通过物理阻挡空穴的抽取，并且由于正向导通时正栅压的作用，在凹形槽的正下隔离成的电子积累层也构成了载流子存储层，阻止空穴被阴极抽取，由于电中性的要求，更多的电子被注入漂移区，极大地提高了漂移区中的载流子浓度，降低器件的正向导通压降。关断时，短路阳极N+的存在会加快电子的抽取速度，提高器件关断速度。

公开(公告)号：CN109887998A

公开(公告)日：2019-06-14

申请号：CN201910170536.0

申请日：2019-03-07

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  樊雕 ,  李聪 ,  苏伟 ,  张科 ,  杨洋 ,  魏杰 ,  邓高强 ,  欧阳东法 ,  王晨霞

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/739

Abstract: 本发明属于功率半导体技术领域，具体涉及一种具有折叠槽栅的薄SOI LIGBT。本发明主要特征在于：采用非等深介质槽及折叠槽栅。正向耐压时，非等深介质槽调制横向电场，使均匀掺杂的漂移区承受高压；正向导通时，介质槽阻碍空穴流入发射极，提升发射极附近漂移区的空穴浓度，实现电子注入增强效应降低器件导通压降；漂移区均匀掺杂使靠近集电极一侧漂移区浓度远低于传统薄SOI层线性掺杂器件的集电极一侧漂移区浓度，使集电极注入效率提升；器件电导调制效应增强，正向导通压降减小。折叠槽栅增大沟道密度，极大提升了器件饱和电流能力。本发明的有益效果为，相对于传统薄SOI LIGBT结构，本发明具有更低的正向导通压降以及更高的饱和电流能力，Von-Eoff折中更佳。

公开(公告)号：CN109148591A

公开(公告)日：2019-01-04

申请号：CN201811008629.5

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  张科 ,  何清源 ,  廖天 ,  樊雕 ,  方健 ,  杨霏

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/872 ,  H01L29/423

CPC classification number: H01L29/78 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0684 ,  H01L29/4236 ,  H01L29/872

Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成肖特基二极管的碳化硅槽栅MOS器件。传统碳化硅MOS器件的体二极管由于导通压降大，且为双极器件，因而在反向恢复时的损耗较大。本发明在碳化硅槽栅MOS的槽栅之间集成了一个肖特基二极管，器件在反向恢复时，此肖特基二极管起续流的作用，从而使续流二极管的导通压降减小，反向恢复时间和反向恢复电荷比传统体二极管减小。器件在承受高压时，槽栅与N型漂移区之间和P型保护区与N型漂移区之间的耗尽作用可以保护肖特基接触不受高电场的影响，提高了器件的耐压和可靠性。

公开(公告)号：CN106024897B

公开(公告)日：2018-08-24

申请号：CN201610554363.9

申请日：2016-07-14

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  葛薇薇 ,  吴俊峰 ,  马达 ,  吕孟山 ,  黄琳华 ,  刘庆 ,  孙涛

IPC: H01L29/78

CPC classification number: H01L29/7816 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7825 ,  H01L29/7831 ,  H01L29/7835

Abstract: 本发明属于功率半导体器件领域，涉及一种基于体硅技术的横向三栅功率LDMOS。本发明主要特点为：具有三栅结构和可以与源或栅或外加电极电气相连的第二导电材料。本发明主要优势如下：三栅结构增加了沟道密度，降低了沟道电阻，从而使比导通电阻下降；第二导电材料可以自由选择电极，当于栅电极相接时，在正向时，在第二凹槽的侧面及底面形成电子积累面，形成的多维低阻通道，使比导通电阻大为降低，在反向时，可以辅助耗尽漂移区，增加器件的漂移区掺杂浓度，使器件的比导通电阻降低；当与源电极相接时，减小了栅漏交叠，降低了器件的栅漏电容，从而减小了开关损耗；当与外加电极电气相连时，能够达到多种效果。

公开(公告)号：CN105552109B

公开(公告)日：2018-04-13

申请号：CN201510936970.7

申请日：2015-12-15

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  阮新亮 ,  周坤 ,  邓高强 ,  魏杰 ,  吴俊峰 ,  邓思宇 ,  张波

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明属于半导体技术领域，具体的说涉及一种SA‑LIGBT。本发明的主要方案为，本发明中的N型阱区内部P+阳极区和N+阳极区，且P+阳极区和N+阳极区分别由多列沿器件横向方向相互平行的P+阳极子区和N+阳极子区构成，同时沿器件纵向方向均为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层。在器件正向导通初期处于单极模式时，P型埋层和P+阳极区形成电子阻挡层，它们可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

公开(公告)号：CN105161420B

公开(公告)日：2017-10-13

申请号：CN201510410002.2

申请日：2015-07-13

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  刘建平 ,  张彦辉 ,  谭桥 ,  尹超 ,  周坤 ,  魏杰 ,  阮新亮 ,  李鹏程 ,  张波

IPC: H01L21/336 ,  H01L29/04

Abstract: 本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。

公开(公告)号：CN107093628A

公开(公告)日：2017-08-25

申请号：CN201710222890.4

申请日：2017-04-07

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  彭富 ,  杨超 ,  魏杰 ,  邓思宇 ,  欧阳东法 ,  张波

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/205 ,  H01L29/423

Abstract: 本发明属于半导体技术领域，涉及一种极化掺杂增强型HEMT器件。本发明的技术方案，通过在缓冲层上依次生长Al组分渐变的第一势垒层和第二势垒层，两层势垒层的Al组分变化趋势相反，势垒层内部由于极化差分别诱导产生三维电子气(3DEG)和三维空穴气(3DHG)；同时，凹槽绝缘栅结构位于源极远离漏极的一侧且与源极接触。首先，由于整个第一势垒层中都存在较高浓度的电子，极大提升器件的导通电流；其次，3DHG夹断源极与3DEG之间的纵向导电沟道，从而实现增强型，由凹槽栅电极上施加电压实现对导电沟道进行控制，且可通过对部分导电沟道进行掺杂调控阈值电压；再次，3DEG‑3DHG形成极化超结，在阻断状态时辅助耗尽漂移区，优化器件的横向电场分布，提高器件耐压。本发明所公布的器件制备工艺与传统工艺兼容。

公开(公告)号：CN106252404A

公开(公告)日：2016-12-21

申请号：CN201610902631.1

申请日：2016-10-18

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  彭富 ,  杨超 ,  吴俊峰 ,  魏杰 ,  邓思宇 ,  张波 ,  李肇基

IPC: H01L29/778

Abstract: 本发明属于半导体技术领域，涉及一种具有高K介质槽的纵向增强型MIS HEMT器件。本发明在源电极下方引入高K介质材料，且高K介质材料延伸至缓冲层；在沟道层之下引入与缓冲层导电类型相反的阻挡层，且阻挡层与栅极两侧接触。阻挡层及高K介质对缓冲层进行二维耗尽作用而提高其掺杂浓度，显著降低器件的导通电阻；反向阻断状态下，高K介质调制纵向电场提升器件耐压。同时，本发明采用与槽栅侧壁接触的P型掺杂阻挡层夹断2DEG与缓冲层的纵向导电沟道，由绝缘栅电极上施加的电压对导电沟道进行控制，从而实现增强型。本发明所公布的器件制备工艺与传统工艺兼容。

公开(公告)号：CN105336738A

公开(公告)日：2016-02-17

申请号：CN201510937715.4

申请日：2015-12-15

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  阮新亮 ,  周坤 ,  邓高强 ,  魏杰 ,  马达 ,  孙涛 ,  张波

IPC: H01L27/082

CPC classification number: H01L27/0823

Abstract: 本发明属于半导体技术领域，具体的说涉及一种SA-LIGBT。本发明的主要方案为，本发明中的N型阱区内部有沿器件横向方向平行的P+阳极区和N+阳极区，且P+阳极区和N+阳极区沿器件纵向方向为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层，因此所形成的阳极具有两个电子阻挡层即P型埋层和P+阳极区。在器件正向导通初期处于单极模式时，两个电子阻挡层可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

公开(公告)号：CN103441147B

公开(公告)日：2016-01-20

申请号：CN201310346866.3

申请日：2013-08-09

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  王骁玮 ,  范叶 ,  范远航 ,  尹超 ,  魏杰 ,  蔡金勇 ,  周坤 ,  张彦辉 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 一种横向SOI功率半导体器件，属于功率半导体器件技术领域。器件元胞结构包括衬底、绝缘介质层及绝缘介质层上方的器件有源层，器件有源层包括源区、漏区、栅和漂移区；其中源区和漏区之间的漂移区由两个平行于器件横向方向的第一半导体掺杂区中间夹一个第二半导体掺杂区形成三明治结构，其中第一半导体掺杂区的导电类型与源区结构中的第一导电类型半导体体区的导电类型不同；在两个第一半导体掺杂区的外侧面分别具有一层高k介质层。本发明能够缓解横向超结SOI功率半导体器件存在的衬底辅助耗尽效应，不存在超结功率半导体器件中需要考虑的超结结构的电荷平衡问题，具有更高的反向耐压性能和更低的正向导通电阻，且制作工艺难度和成本相对较低。