-
公开(公告)号：CN117879586A
公开(公告)日：2024-04-12
申请号：CN202410096200.5
申请日：2024-01-23
申请人： 电子科技大学
IPC分类号： H03K19/0185
摘要： 本发明属于功率集成电路技术领域，具体涉及一种低栅压高摆幅电平位移驱动电路。该电路双摆幅电平位移电路在传统的电平位移电路的基础上，分别在同相和反相回路中增加高压NMOS和高压PMOS器件，并使其栅电位分别偏置于5V和VCC‑5V的固定电压，该电平位移具有两路同相输出OUTN和OUTP，其中OUTN的逻辑高电平为5V，逻辑低电平为0V，OUTP的逻辑高电平为VCC，逻辑低电平为VCC‑5V；满摆幅的输出级电路改进了传统的反相器电路，NMOS的输入使用OUTN，PMOS的输入使用OUTP，并在通路中添加高压NMOS和高压PMOS器件，从而达到使用薄栅氧工艺器件实现高摆幅输出的目的，瞬态上拉下拉能力强，不会产生静态功耗。该电路的优点在于使用薄栅氧工艺器件输出了高摆幅的逻辑驱动信号，没有静态功耗。
-
公开(公告)号：CN112260664B
公开(公告)日：2023-06-02
申请号：CN202011209599.1
申请日：2020-11-03
申请人： 电子科技大学
IPC分类号： H03K3/02
摘要： 一种数字滤波器和应用数字滤波器的高压驱动电路，数字滤波器中状态采集单元在两个输入信号都为第一状态时输出状态信号为噪声状态，在两个输入信号都为第二状态时输出状态信号为非噪声状态，其余情况输出状态信号保持；信号处理单元用于在第一输入信号为第二状态时输出第二状态的滤波输出信号，在两个输入信号都为第一状态时输出滤波输出信号保持上一状态，在第一输入信号为第一状态且第二输入信号为第二状态时根据状态信号产生滤波输出信号，当状态信号为噪声状态输出第二状态的滤波输出信号，当状态信号为非噪声状态输出第一状态的滤波输出信号。将本发明的数字滤波器应用于高压驱动电路中能消除由电平移位模块产生的共模噪声与差模噪声。
-
公开(公告)号：CN115208382A
公开(公告)日：2022-10-18
申请号：CN202210799442.1
申请日：2022-07-08
申请人： 电子科技大学
摘要： 本发明属于集成电路技术领域，具体的说是涉及一种生成驱动信号死区的逻辑电路。本电路产生分别驱动功率MOS上管和下管的驱动信号。上下部分具有相同的结构，由四个传输门与四个或非门以及反相器组成。输入信号为固定的PWM波和前一级生成的死区时间，其中死区时间以一定宽度的窄脉冲表示，通过脉冲的边沿触发输出带有死区时间的PWM波形。本发明通过逻辑门的形式产生带有死区时间的驱动信号，防止驱动电路产生直通损耗，提高电路安全性与稳定性。
-
公开(公告)号：CN113067576B
公开(公告)日：2022-05-17
申请号：CN202110279483.3
申请日：2021-03-16
申请人： 电子科技大学
IPC分类号： H03K19/14
摘要： 一种磁耦数字隔离器中噪声的数字分离方法，磁耦数字隔离器中编码模块用于在磁耦数字隔离器输入信号的每一次上升沿和每一次下降沿都产生连续的两个脉冲信号并输入到隔离变压器的初级线圈中，使得隔离变压器的次级线圈感应并产生次级线圈输出信号；磁耦数字隔离器负载端的变化会产生噪声信号，噪声信号与次级线圈输出信号共同作为解码模块的输入信号；解码模块用于检测解码模块的输入信号，当出现上升沿并等待设定时间后判断此时解码模块的输入信号为噪声信号还是次级线圈输出电压，若为噪声信号则解码模块的输出信号保持不变，若为次级线圈输出电压则将解码模块的输出信号翻转，从而实现磁耦数字隔离器的负载驱动信号与输入信号同步。
-
公开(公告)号：CN113890517A
公开(公告)日：2022-01-04
申请号：CN202111150490.X
申请日：2021-09-29
申请人： 电子科技大学
IPC分类号： H03K5/26
摘要： 本发明属于模拟电路技术领域，具体的说是涉及一种模拟频率比较器。该频率比较器包含有：占空比转换模块用来将输入占空比不固定的输入信号转换为占空比固定的二分频信号；频率电压转换模块用来产生峰值电压与输入信号频率成反比的三角波信号；参考电压基准用于产生电压基准信号；比较器用于比较三角波信号与参考电压基准信号的大小；D触发器用于输出三角波信号峰值电压与参考电压基准信号的比较结果，并依据该输出电压电平来决定第一信号频率与固定参考频率之间的频率关系。
-
公开(公告)号：CN113067576A
公开(公告)日：2021-07-02
申请号：CN202110279483.3
申请日：2021-03-16
申请人： 电子科技大学
IPC分类号： H03K19/14
摘要： 一种磁耦数字隔离器中噪声的数字分离方法，磁耦数字隔离器中编码模块用于在磁耦数字隔离器输入信号的每一次上升沿和每一次下降沿都产生连续的两个脉冲信号并输入到隔离变压器的初级线圈中，使得隔离变压器的次级线圈感应并产生次级线圈输出信号；磁耦数字隔离器负载端的变化会产生噪声信号，噪声信号与次级线圈输出信号共同作为解码模块的输入信号；解码模块用于检测解码模块的输入信号，当出现上升沿并等待设定时间后判断此时解码模块的输入信号为噪声信号还是次级线圈输出电压，若为噪声信号则解码模块的输出信号保持不变，若为次级线圈输出电压则将解码模块的输出信号翻转，从而实现磁耦数字隔离器的负载驱动信号与输入信号同步。
-
公开(公告)号：CN113037057A
公开(公告)日：2021-06-25
申请号：CN202110279474.4
申请日：2021-03-16
申请人： 电子科技大学
摘要： 一种具有高共模噪声抑制能力的LDO和驱动电路，LDO中第四NPN型三极管、第五NPN型三极管、第六NPN型三极管、第七NPN型三极管和第十一电阻构成LDO的基准核心电路，利用第八NMOS管和第一PNP型三极管完成反馈，从而抑制由共模噪声引起的基准核心电路输出电压的变化导致的LDO输出电压的波动，同时对LDO中调整管的栅源电压也起到稳定调节作用；另外LDO中设置滤波单元，可吸收在高dv/dt下由衬底间耦合电容产生的过量电荷，避免由此导致的器件击穿；本发明尤其适用于磁隔离栅极驱动器，在驱动模块中利用栅源短接的第十五NMOS管NM15断开了地端与数字模拟公共端的直接连接，避免了在高dv/dt下大量电流从LDO以及LDO之前连接的电路直接流向磁隔离栅极驱动器负载的浮动端。
-
公开(公告)号：CN112885585A
公开(公告)日：2021-06-01
申请号：CN202110041435.0
申请日：2021-01-13
申请人： 电子科技大学
摘要： 一种隔离电压倍增的片上变压器，单通道和双通道的高侧通道变压器架构包括电荷泵模块、自举模块和N级变压器模块，单个通道包括N+1个管芯，第1个管芯内设置第1级变压器模块信号调制单元，供电电压为低压电源，参考地为地电压；第i个管芯内设置第i级变压器模块信号调制单元和第i‑1级变压器模块信号解调单元，参考地为第i电源，供电电压是电荷泵模块将第i电源抬升一个低压电源后的信号；第N+1个管芯内设置第N级变压器模块信号解调单元，参考地为浮动地，供电电压是自举模块将浮动地抬升一个低压电源后的信号；双通道的低侧通道变压器架构包括N级变压器模块分布在N+1个管芯内，低侧通道的管芯供电电压都为低压电源，参考地都为地电压。
-
公开(公告)号：CN109687861B
公开(公告)日：2021-05-14
申请号：CN201811612718.0
申请日：2018-12-27
申请人： 电子科技大学
IPC分类号： H03K19/0175 , H03K19/003
摘要： 一种抗噪声的高压栅驱动电路，属于模拟集成电路技术领域。包括高压电平位移模块、共模噪声消除电路、RS锁存器和驱动模块，高压电平位移模块通过LDMOS管来实现对信号电平的提高，将输入的两路低压脉冲控制信号转换成高压脉冲信号并连同高压共模信号输出至共模噪声消除电路，共模噪声消除电路利用差模放大器的原理实现对共模噪声的消除，RS锁存器和驱动模块将消除噪声后的窄脉冲信号重新转变成输出信号用于驱动高侧功率管。本发明可以消除各种共模干扰噪声，能够适用于更窄的窄脉冲输入信号，具有更低的电路功耗。
-
公开(公告)号：CN109496012B
公开(公告)日：2020-07-10
申请号：CN201811381884.4
申请日：2018-11-20
申请人： 电子科技大学
IPC分类号： H05B45/345 , H05B45/30
摘要： 一种用于LED恒流驱动装置的可变关断时间控制电路，属于电子电路技术领域。包括比较位移模块和可变关断时间产生模块，比较位移模块的输入端连接开关管的源端电压，其输出端连接可变关断时间产生模块的输入端；当LED恒流驱动装置中的开关管关断时使能可变关断时间产生模块，开关管的源端电压与第一基准电压经过比较后的比较结果连接可变关断时间产生模块的放电端，可变关断时间产生模块的输出信号用于控制开关管的开启和关断。本发明能够用于LED恒流驱动装置使其产生的平均电流保持恒定且贴合预设值，同时可以强迫LED恒流驱动装置工作在连续导电模式下。
-
-
-
-
-
-
-
-
-
搜索结果
195 条记录 (耗时 0.055 秒)
