公开(公告)号：CN109119462A

公开(公告)日：2019-01-01

申请号：CN201810992057.2

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  何清源 ,  廖天 ,  张科 ,  方健 ,  杨霏

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明属于功率半导体技术领域，具体涉及一种碳化硅沟槽MOS器件。本发明主要特征在于：采用T字形槽栅结构，辅助耗尽漂移区，提高漂移区浓度，减小导通电阻，同时提高击穿电压；采用P型埋层作为缓冲层，降低饱和电流，提高抗短路能力。相比于传统的碳化硅沟槽MOS器件，本发明不仅具有更低的导通电阻、更高的击穿电压，而且具有更好的抗短路能力。

公开(公告)号：CN107302024A

公开(公告)日：2017-10-27

申请号：CN201710615610.6

申请日：2017-07-26

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  何清源 ,  张凯 ,  方健 ,  杨霏

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明属于功率半导体技术，涉及一种碳化硅VDMOS器件。该器件采用方形原胞结构，相较于传统的方形原胞，本结构的特点在于在四个最邻近原胞共同的JFET区十字交叉中心形成P型注入区。P型注入区可有效地吸收来自漏端的电力线，缓解器件阻断状态下JFET区十字交叉处的栅氧化层电场集中，从而提高器件耐压并改善器件的栅氧可靠性。

公开(公告)号：CN109119462B

公开(公告)日：2021-10-08

申请号：CN201810992057.2

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  何清源 ,  廖天 ,  张科 ,  方健 ,  杨霏

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明属于功率半导体技术领域，具体涉及一种碳化硅沟槽MOS器件。本发明主要特征在于：采用T字形槽栅结构，辅助耗尽漂移区，提高漂移区浓度，减小导通电阻，同时提高击穿电压；采用P型埋层作为缓冲层，降低饱和电流，提高抗短路能力。相比于传统的碳化硅沟槽MOS器件，本发明不仅具有更低的导通电阻、更高的击穿电压，而且具有更好的抗短路能力。

公开(公告)号：CN109148591A

公开(公告)日：2019-01-04

申请号：CN201811008629.5

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  张科 ,  何清源 ,  廖天 ,  樊雕 ,  方健 ,  杨霏

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/872 ,  H01L29/423

CPC classification number: H01L29/78 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0684 ,  H01L29/4236 ,  H01L29/872

Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成肖特基二极管的碳化硅槽栅MOS器件。传统碳化硅MOS器件的体二极管由于导通压降大，且为双极器件，因而在反向恢复时的损耗较大。本发明在碳化硅槽栅MOS的槽栅之间集成了一个肖特基二极管，器件在反向恢复时，此肖特基二极管起续流的作用，从而使续流二极管的导通压降减小，反向恢复时间和反向恢复电荷比传统体二极管减小。器件在承受高压时，槽栅与N型漂移区之间和P型保护区与N型漂移区之间的耗尽作用可以保护肖特基接触不受高电场的影响，提高了器件的耐压和可靠性。

公开(公告)号：CN106024858B

公开(公告)日：2018-10-26

申请号：CN201610333480.2

申请日：2016-05-19

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  吕孟山 ,  尹超 ,  魏杰 ,  谭桥 ,  周坤 ,  葛薇薇 ,  何清源

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明属于半导体技术领域，具体涉及一种具有三栅结构的HK SOI LDMOS器件。本发明具有以下几个特点：一、具有三个分离的栅结构，包括一个平面栅和两个沟槽栅，在开态时，三栅结构可以形成包括横向和纵向在内的多个沟道，增大沟道密度，提高电流，降低比导通电阻；二、从靠近半导体体区的漂移区内嵌入高K介质，其与漂移区在纵向上交替排列，开态时在靠近高K的漂移区侧壁形成电子积累层，提供低阻通道，降低比导通电阻，关态时高K介质辅助耗尽漂移区，提高漂移区掺杂，并改善电场，进一步降低比导通电阻并提高耐压；三、采用SOI结构，提高纵向耐压，减小泄漏电流，消除闩锁效应。

公开(公告)号：CN106024858A

公开(公告)日：2016-10-12

申请号：CN201610333480.2

申请日：2016-05-19

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  吕孟山 ,  尹超 ,  魏杰 ,  谭桥 ,  周坤 ,  葛薇薇 ,  何清源

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7825 ,  H01L29/0684 ,  H01L29/1037 ,  H01L29/4236 ,  H01L29/7824 ,  H01L29/7831

Abstract: 本发明属于半导体技术领域，具体涉及一种具有三栅结构的HK SOI LDMOS器件。本发明具有以下几个特点：一、具有三个分离的栅结构，包括一个平面栅和两个沟槽栅，在开态时，三栅结构可以形成包括横向和纵向在内的多个沟道，增大沟道密度，提高电流，降低比导通电阻；二、从靠近半导体体区的漂移区内嵌入高K介质，其与漂移区在纵向上交替排列，开态时在靠近高K的漂移区侧壁形成电子积累层，提供低阻通道，降低比导通电阻，关态时高K介质辅助耗尽漂移区，提高漂移区掺杂，并改善电场，进一步降低比导通电阻并提高耐压；三、采用SOI结构，提高纵向耐压，减小泄漏电流，消除闩锁效应。