公开(公告)号：CN114695537A

公开(公告)日：2022-07-01

申请号：CN202111403740.6

申请日：2021-11-24

Applicant: 现代自动车株式会社 ,  起亚株式会社

Inventor： 朴正熙 ,  千大焕 ,  洪埩熀 ,  郑永均 ,  周洛龙

IPC: H01L29/423 ,  H01L29/51 ,  H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件，包括：在衬底的第一表面上的n‑型层、在n‑型层的一部分上的p型区、在n‑型层和p型区上的栅极、在栅极上的第一栅极保护层和在第一栅极保护层上的第二栅极保护层、在第二栅极保护层和p型区上的源极，以及在衬底的第二表面上的漏极。

公开(公告)号：CN107579109B

公开(公告)日：2021-12-24

申请号：CN201611031572.1

申请日：2016-11-22

Applicant: 现代自动车株式会社

Inventor： 周洛龙 ,  郑永均 ,  朴正熙 ,  李钟锡 ,  千大焕

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/66 ,  H01L29/78

Abstract: 本发明公开了半导体器件及其制造方法。一种半导体器件，包含：n‑型层，布置在n+型碳化硅衬底的第一表面上；第一沟槽和第二沟槽，形成在n‑型层中并且彼此分离；n+型区，布置在第一沟槽的侧面与第二沟槽的侧面之间并且布置在n‑型层上；栅极绝缘层，布置在第一沟槽内；源极绝缘层，布置在第二沟槽内；栅极，布置在栅极绝缘层上；氧化层，布置在栅极上；源极，布置在氧化层、n+型区、及源极绝缘层上；以及漏极，布置在n+型碳化硅衬底的第二表面上。

公开(公告)号：CN104752505B

公开(公告)日：2019-04-23

申请号：CN201410415577.9

申请日：2014-08-21

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙 ,  郑永均

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件，包括：布置在包括载流区和位于载流区两侧的终端区的n+型碳化硅衬底的第一表面上的第一n‑型外延层；布置在第一n‑型外延层上的p型外延层；布置在p型外延层上的第二n‑型外延层；布置在载流区中的第一沟槽；布置在各个终端区中的第二沟槽；布置在第一沟槽中的栅极绝缘层；布置在栅极绝缘层上的栅电极；以及布置在第二沟槽中的终端绝缘层，其中终端绝缘层的一侧接触p型外延层和第二n‑型外延层。

公开(公告)号：CN104465793B

公开(公告)日：2019-03-01

申请号：CN201310757126.9

申请日：2013-12-27

Applicant: 现代自动车株式会社

Inventor： 郑永均 ,  千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙

IPC: H01L29/872 ,  H01L21/329

Abstract: 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括：设置在n+型碳化硅衬底的第一表面上的n‑型外延层；和设置在上述n‑型外延层内的多个p+区域。n+型外延层设置在上述n‑型外延层上，肖特基电极设置在上述n+型外延层上，欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n‑型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n‑型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。

公开(公告)号：CN103915497B

公开(公告)日：2018-05-22

申请号：CN201310593999.0

申请日：2013-11-21

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  洪坰国 ,  千大焕 ,  郑永均

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L29/0688 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42312 ,  H01L29/42316 ,  H01L29/4232 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/66787 ,  H01L29/66795 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/7834

Abstract: 本发明涉及一种包括碳化硅(SiC)的半导体器件及其制造方法。本发明利用沟槽栅极来增加碳化硅MOSFET中的沟道的宽度。与传统技术相比，根据本发明的示例实施例，可以通过在沟槽的两侧上形成多个延伸到p型外延层的突起来增加沟道的宽度。

公开(公告)号：CN107958936A

公开(公告)日：2018-04-24

申请号：CN201710119656.9

申请日：2017-03-02

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/26506 ,  H01L21/30604 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/1033

Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。一种半导体器件包括n+型碳化硅基板、n-型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极和沟道。多个沟槽被布置为平面矩阵形状。n+型区域被布置为具有开口的平面网格类型、围绕沟槽中的每一个、并且在平面对角线方向上彼此相邻的沟槽之间与源电极接触。p型区域被布置在平面网格类型的n+型区域的开口中。

公开(公告)号：CN107026203A

公开(公告)日：2017-08-08

申请号：CN201610983600.3

申请日：2016-11-09

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L29/78 ,  H01L21/04

CPC classification number: H01L29/0847 ,  H01L29/0619 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/78 ,  H01L29/7828 ,  H01L29/7827 ,  H01L21/0445 ,  H01L29/66068

Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括：第一n‑型层和第二n‑型层，顺次布置在n+型碳化硅基板的第一表面上；第一沟槽和第二沟槽，布置在第二n‑型层处并且彼此分隔开；p型区域，围绕第一沟槽的侧表面和下表面；n+型区域，布置在p型区域和第二n‑型层上；栅极绝缘层，布置在第二沟槽中；栅电极，布置在栅极绝缘层上；氧化层，布置在栅电极上；源电极，布置在氧化层和n+型区域上且布置在第一沟槽中；以及漏极，布置在n+型碳化硅基板的第二表面处。

公开(公告)号：CN105702731A

公开(公告)日：2016-06-22

申请号：CN201510711838.6

申请日：2015-10-28

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  李钟锡 ,  朴正熙 ,  洪坰国 ,  郑永均

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66719 ,  H01L29/7827 ,  H01L29/1033 ,  H01L29/41741 ,  H01L29/66484 ,  H01L29/66666

Abstract: 本发明概念涉及半导体器件，且更具体地，涉及能够通过减少阻抗来提高电流量的半导体器件，以及制造所述半导体器件的方法。半导体器件包括置于n+型碳化硅衬底的第一表面上的n-型外延层；置于所述n-型外延层上的n+型区；置于所述n-型外延层和所述n+型区中的第一沟槽和第二沟槽；分别置于所述第一沟槽和第二沟槽内部的第一栅极绝缘层和第二栅极绝缘层；分别置于所述第一栅极绝缘层和第二栅极绝缘层上的第一栅极和第二栅极；置于所述第一沟槽和第二沟槽中一者的两侧的p-型区；置于所述第一栅极和第二栅极上的氧化膜；置于所述n+型区和所述氧化膜上的源极；以及置于所述n+型碳化硅衬底的第二表面上的漏极，其中在所述第一沟槽的两侧上设置有第一沟道，并且在所述第二沟槽的两侧上设置有第二沟道。

公开(公告)号：CN104752522A

公开(公告)日：2015-07-01

申请号：CN201410484433.9

申请日：2014-09-19

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙 ,  郑永均

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L21/046 ,  H01L21/0495 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606

Abstract: 本发明涉及一种肖特基势垒二极管及其制造方法，该肖特基势垒二极管包括：n-型外延层，布置在n+型碳化硅基板的第一表面上；第一p+区，布置在n-型外延层上；n型外延层，布置在n-型外延层和第一p+区上；第二p+区，布置在n型外延层上，并且与第一p+区相接触；肖特基电极，布置在n型外延层和第二p+区上；以及欧姆电极，布置在n+碳化硅基板的第二表面上，其中第一p+区具有栅格形状，其包括多个垂直部以及将各个垂直部的两端彼此连接的水平部，垂直部包括多个具有类六边形的第一部、多个连接各个第一部的第二部、以及多个连接第一部和水平部的第三部，并且第二部和第三部被定形为类杆状。

公开(公告)号：CN103811350A

公开(公告)日：2014-05-21

申请号：CN201310018246.7

申请日：2013-01-17

Applicant: 现代自动车株式会社

Inventor： 郑永均 ,  洪坰国 ,  李钟锡 ,  千大焕

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/1608 ,  H01L21/0475 ,  H01L21/049 ,  H01L29/42356 ,  H01L29/7827

Abstract: 一种半导体器件及其制造方法。一种制造半导体器件的方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p型外延层和第一n+区域；以及穿过所述第一n+区域和所述p型外延层形成沟道；其中，所述沟道的形成包括：在所述第一n+区域上形成感光层图形；通过应用所述感光层图形作为掩模来蚀刻所述第一n+区域和所述p型外延层；在移除所述感光层图形之后，通过在所述第一n+区域上应用非晶碳来形成缓冲层；通过蚀刻所述缓冲层以形成缓冲层图形；应用所述缓冲层图形作为掩模来蚀刻；各向同性地蚀刻以形成所述沟道的第二部分；以及移除所述缓冲层图形。