-
公开(公告)号：CN115277393A
公开(公告)日：2022-11-01
申请号：CN202210883322.X
申请日：2022-07-26
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L41/0803 , H04L41/084
Abstract: 本发明公开了一种传输配置信息的方法、装置及介质，适用于数据传输配置领域。通过交换机将主机的自定义网络帧协议发送至各加速卡进行初始化配置以及加速运算的配置，在加速运算的配置过程中，仅需要主机将寄存器帧发送至一个加速卡后，将寄存器帧发送至当前加速卡进行加速运算；当当前加速卡加速运算完成后，通过当前加速卡的网口将寄存器帧发送至下一个当前加速卡，直到最后一个加速卡完成加速运算，各加速卡逐一完成寄存器帧的配置操作，不需要主机全程参与整个过程，减少主机的开销，节省整体传输的链路通信时间。同时在最后一个加速卡加速运算配置结束后，增加对应操作的中断帧，提高整体加速卡的可靠性。
-
公开(公告)号：CN115221083A
公开(公告)日：2022-10-21
申请号：CN202211075829.9
申请日：2022-09-05
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种PCIe中断处理方法、装置、设备及介质，涉及计算机技术领域，包括：获取当前产生的内部中断信号；根据PCIe IP核输出的中断向量信号确定出当前FPGA支持的PCIe中断类型，以便根据所述PCIe中断类型确定出相应的目标中断处理机制；通过所述目标中断处理机制对所述内部中断信号进行处理，并将处理结果输入至所述PCIe IP核，以便所述PCIe IP核基于所述处理结果向中央处理器发送中断消息包。通过上述技术方案，扩展了FPGA对处理器中断的兼容性，有利于实现FPGA逻辑平台化建设。
-
公开(公告)号：CN114998379A
公开(公告)日：2022-09-02
申请号：CN202210725389.0
申请日：2022-06-24
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06T7/181 , G06T7/13 , G06V10/25 , G06V10/26 , G06V10/44 , G06V10/764 , G06V10/82 , G06N3/08 , G06N3/04
Abstract: 本申请公开了一种建筑物矢量轮廓图绘制方法、装置、设备及介质，涉及人工智能与深度神经网络领域，包括：获取建筑物图像，并对所述建筑物图像进行图像处理，以得到所述建筑物图像的特征图；对所述特征图进行初始化操作，以得到初始化特征图，并对所述特征图进行边缘检测处理，以得到处理后特征图；调用第一损失函数对所述初始化特征图和所述处理后特征图进行第一次训练，以得到概率图，调用第二损失函数并利用预先建立的循环神经网络，对所述概率图进行第二次训练，以得到所述建筑物图像的矢量轮廓图。通过本申请的上述技术方案，能够有效提升增加建筑物矢量轮廓图绘制的准确性，提高建筑物矢量轮廓图绘制的效率。
-
公开(公告)号：CN114328153A
公开(公告)日：2022-04-12
申请号：CN202111608186.5
申请日：2021-12-23
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F11/34
Abstract: 本发明公开了一种RDMA性能测试系统、方法、装置及介质，包括FPGA，加速单元，RDMA处理单元，加速单元设置于FPGA中，用于在FPGA间需要进行数据交互时发起数据交互请求，RDMA处理单元设置于FPGA中，并与加速单元连接，用于在加速单元发起数据交互请求后实现FPGA间的数据交互，FPGA包括计时器，计时器与RDMA处理单元连接，用于FPGA间的进行数据交互时计时以确定RDMA性能。由此可见，本发明提供的技术方案，使用FPGA来实现RDMA功能，由于FPGA的处理节拍固定，进而使得内部数据读写延时固定，且FPGA的计时器精度高，进而提高了RDMA性能测试结果的稳定性及准确性。
-
公开(公告)号：CN111857303A
公开(公告)日：2020-10-30
申请号：CN202010616589.3
申请日：2020-06-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F1/24 , G06F8/61 , G06F9/4401
Abstract: 本申请提供一种FPGA复位方法，包括：判断服务器与FPGA的通信状态是否是异常状态；若通信状态是异常状态，则卸载FPGA驱动；发送重置指令至MCU，以使MCU将对应的镜像文件传输至FPGA，实现FPGA的复位。可见，本申请中通过在服务器与FPGA的通信状态是异常状态后，卸载FPGA驱动，避免了重置前后FPGA的驱动信息不一致的情况，解决了由于变动引起的服务器重启的问题，然后发送重置指令至MCU，以使MCU将镜像文件传输至FPGA，加载镜像文件使FPGA复位。本申请同时还提供了一种FPGA复位装置、电子设备和FPGA复位系统，均具有上述有益效果。
-
Patent Agency Ranking
公开(公告)号：CN114863120A
公开(公告)日：2022-08-05
申请号：CN202210428476.X
申请日：2022-04-22
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种图像实例标注方法、装置、设备及介质，涉及计算机视觉技术领域，所述方法包括：通过卷积神经网络对目标图像进行特征提取，得到提取后卷积特征；基于提取后卷积特征确定出一个或多个目标预测框以及目标预测框的坐标向量；利用目标预测框对提取后卷积特征进行截取，并通过图卷积网络对每一目标预测框对应的截取后特征分别进行实例类别标注以及实例坐标标注，得到目标图像中每一目标预测框内的目标实例分别对应的类别向量以及标注坐标序列，可见，本申请通过目标预测框对所述目标图像的卷积特征进行截取，并对截取后特征进行进一步的推理，精简了网络结构中复杂的多尺度特征，提高了生产效率。
-
公开(公告)号：CN111858241B
公开(公告)日：2022-06-10
申请号：CN202010663082.3
申请日：2020-07-10
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F11/30
Abstract: 本发明公开了一种FPGA云平台的监控方法、装置、设备及计算机可读存储介质，该方法包括：获取预设FPGA资源池中的目标FPGA的状态信息；根据状态信息，确定每个目标FPGA对应的控制信息；其中，控制信息包括温度信息和功耗信息；根据控制信息，控制目标FPGA的任务执行状态；本发明通过根据获取的状态信息，确定每个目标FPGA对应的控制信息，能够监测运行有任务的FPGA对应的包含温度信息和功耗信息的控制信息；通过根据控制信息，控制目标FPGA的任务执行状态，能够根据温度信息和功耗信息动态管理FPGA板卡的负载，从而实现对FPGA板卡的保护，减少FPGA板卡down机甚至器件损坏问题，提升用户体验。
-
公开(公告)号：CN111857303B
公开(公告)日：2022-05-17
申请号：CN202010616589.3
申请日：2020-06-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F1/24 , G06F8/61 , G06F9/4401
Abstract: 本申请提供一种FPGA复位方法，包括：判断服务器与FPGA的通信状态是否是异常状态；若通信状态是异常状态，则卸载FPGA驱动；发送重置指令至MCU，以使MCU将对应的镜像文件传输至FPGA，实现FPGA的复位。可见，本申请中通过在服务器与FPGA的通信状态是异常状态后，卸载FPGA驱动，避免了重置前后FPGA的驱动信息不一致的情况，解决了由于变动引起的服务器重启的问题，然后发送重置指令至MCU，以使MCU将镜像文件传输至FPGA，加载镜像文件使FPGA复位。本申请同时还提供了一种FPGA复位装置、电子设备和FPGA复位系统，均具有上述有益效果。
-
公开(公告)号：CN114328360A
公开(公告)日：2022-04-12
申请号：CN202111447979.3
申请日：2021-11-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/163
Abstract: 本申请实施例公开了一种数据传输方法、装置、电子设备和计算机可读存储介质，将待处理数据的梯度矩阵划分为多个固定长度的数据集；按照设定的筛选粒度，从每个数据集中筛选出预设个数的梯度数值。将筛选出的梯度数值组合为目标数据集；基于梯度数值在梯度矩阵中的位置，确定出每个目标数据集对应的梯度掩码。将目标数据集及其对应的梯度掩码传输至对端设备，对端设备可以根据梯度掩码将目标数据集还原至对应的位置，从而可以重构出梯度矩阵。通过设置筛选粒度实现对梯度矩阵的压缩，以及基于梯度掩码实现对目标数据集的还原，既降低压缩后的梯度矩阵的稀疏度，又能够保证压缩后的梯度矩阵是原始梯度矩阵的有效近似。
-
公开(公告)号：CN114138476A
公开(公告)日：2022-03-04
申请号：CN202111401383.X
申请日：2021-11-19
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F9/50
Abstract: 本申请公开了一种池化资源的处理方法、装置、电子设备及介质，该方法应用于FPGA云平台，该FPGA云平台包括FPGA加速卡，交换机，底板和主机；底板包括卡槽，用于插入FPGA加速卡，为FPGA加速卡供电；交换机与FPGA加速卡的光纤网口连接，用于实现FPGA加速卡之间的数据交互；主机与交换机连接，用于通过交换机向FPGA加速卡发送UDP报文；FPGA加速卡，用于接收交换机发送的UDP报文，然后解析该UDP报文得到QP字段信息，再将数据输入到与QP字段信息对应的Kernel端进行处理。由此可见，本申请提出的方法实现了在同一个FPGA加速卡上进行多个Kernel加速运算，能够高效利用池化资源。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.034 seconds)
