-
公开(公告)号:CN102687188B
公开(公告)日:2015-01-14
申请号:CN201080059865.5
申请日:2010-10-07
Applicant: 夏普株式会社
CPC classification number: G09G3/006 , G09G3/3611 , G09G3/3688 , G09G2310/0297 , G09G2330/12
Abstract: 本发明的目的在于实现一种显示面板,该显示面板不增大电路规模也能够在检查面板时检测出在通常时进行动作的取样开关的不良。在源极总线的一端侧,设置有包括对视频信号进行取样的取样开关的1输入3输出的多路信号分离器,在源极总线的另一端侧,包括与取样开关对应地设置的检查用开关,设置有以测试用视频信号(T_VIDEO)为输入信号的1输入3输出的多路信号分离器。在以控制取样开关和检查用开关的状态的三个控制信号(ASW1~ASW3)中的任意控制信号为关注控制信号时,与由关注控制信号控制为导通状态的取样开关连接的源极总线和与由关注控制信号控制为导通状态的检查用开关连接的源极总线不同。
-
公开(公告)号:CN101861625B
公开(公告)日:2014-04-16
申请号:CN200880116106.0
申请日:2008-08-26
Applicant: 夏普株式会社
CPC classification number: G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/06 , G09G2330/08 , G11C19/28
Abstract: 本发明的目的是在包括级联连接的多个单元电路的移位寄存器中,即使多个单元电路同时导通而输出高电平的输出信号,也能使所有单元电路瞬间复原到通常动作。当由于移位寄存器10进行误动作,从前级单元电路11和后级单元电路11施加的输出信号同时成为高电平时,单元电路11所内置的误动作复原电路17、18检测出误动作。误动作复原电路17对节点N2施加高电压而强制下拉输出信号OUT。另外,误动作复原电路18使节点N1强制放电,释放电容C1所蓄积的电荷。其结果是:能够使进行误动作的移位寄存器10瞬间复原到通常动作。本发明应用于显示装置、摄像装置的驱动电路等。
-
公开(公告)号:CN103098376A
公开(公告)日:2013-05-08
申请号:CN201180042282.6
申请日:2011-09-01
Applicant: 夏普株式会社
IPC: H03K17/687 , G09G3/20 , H01L21/768 , H01L23/522 , H03K17/06 , H03K19/0175
CPC classification number: H03K17/687 , G09G3/3677 , G09G2300/0426 , G09G2310/0286 , H01L27/124 , H01L27/1255 , H03K3/356008 , H03K3/356026 , H03K19/01714
Abstract: 本发明涉及一种至少包括一个晶体管的晶体管电路,晶体管(Tr1)与电源布线(33)的连接部中的至少一部分由构成该晶体管(Tr1)的沟道的材料来形成。由此,能够减小晶体管电路的电路面积。
-
公开(公告)号:CN103098140A
公开(公告)日:2013-05-08
申请号:CN201180041595.X
申请日:2011-08-30
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G2310/0286
Abstract: 构成移位寄存器的单元电路(11)包括:晶体管(T2),向该晶体管(T2)的漏极端子提供时钟信号(CK),该晶体管的源极端子与输出端子(OUT)相连接;晶体管(T9),若被提供激活状态的全导通控制信号(AON),则该晶体管(T9)向输出端子(OUT)输出导通电压,而若被提供非激活状态的全导通控制信号(AONB),则停止所述导通电压的输出;晶体管(T1),若被提供非激活状态的全导通控制信号(AONB),则该晶体管(T1)基于输入信号(IN)来向晶体管(T2)的控制端子提供导通电压;以及晶体管(T4),若被提供激活状态的全导通控制信号(AON),则该晶体管(T4)向晶体管(T2)的控制端子提供截止电压。由此,提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。
-
公开(公告)号:CN102804250A
公开(公告)日:2012-11-28
申请号:CN201080024456.1
申请日:2010-02-24
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2300/0852 , G09G2300/0876 , G09G2310/0286
Abstract: 在进行CC驱动的显示驱动电路中,与移位寄存器的各级(SR)相对应地各设置1个保持电路(CSL),并且在各闩锁电路(CSL)输入极性信号CMI,在第n级移位寄存器(SRn)生成的内部信号Mn(CSRn)成为有效时,与第n级相对应的闩锁电路(CSLn)取入并保持极性信号CMI,作为扫描信号,将第n级移位寄存器的输出信号(SRBOn)供给到与第(n+1)级相对应的像素上连接的栅极线(GLn+1)的,并且作为CSOUTn,将与第n级相对应的闩锁电路(CSLn)的输出供给到和与第n级相对应的像素的像素电极形成电容的CS总线,从而,在CC驱动中能够在不增大电路面积的情况下消除发生使影像信号显示开始的第一帧中的横线。
-
公开(公告)号:CN101861617B
公开(公告)日:2012-11-28
申请号:CN200880116518.4
申请日:2008-09-02
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3655 , G09G2300/0876 , G09G2310/0286 , G09G2310/08 , G09G2320/0219 , G11C19/184
Abstract: 具备输出源极信号的源极驱动器(20)、输出用于使该行的开关元件导通的栅极信号的栅极驱动器(30)以及输出向根据源极信号的极性所决定的方向(低→高或者高→低)切换电位的CS信号(CSOUT)的CS驱动器(40),第n行的CS驱动器(CSn)基于从第n行栅极驱动器(Gn)输出的第n行栅极信号(GLn)输出第n行CS信号(CSOUT)。由此,提供能够利用简单的结构进行CC驱动的显示驱动电路。
-
公开(公告)号:CN102741937A
公开(公告)日:2012-10-17
申请号:CN201180007991.0
申请日:2011-02-10
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677
Abstract: 一种移位寄存器,其包括多级的包含触发器的单位电路,各单位电路基于触发器的输出取入同步信号,由此生成本级的输出信号,在上述触发器中设置有:第一开关和第二开关(11、12);以及将被输入的信号锁存而作为触发器的输出的锁存电路(LC),并且第一移位方向信号(UD)经由第一开关(11)输入锁存电路(LC),且第二移位方向信号(UDB)经由第二开关(12)输入锁存电路(LC),在初级和末级以外的各单位电路中,前一级的输出信号被输入第一开关的控制端子,并且后一级的输出信号被输入第二开关的控制端子。由此,能够减少移位寄存器的元件数,实现移位寄存器的小型化和低成本化。
-
公开(公告)号:CN102460558A
公开(公告)日:2012-05-16
申请号:CN201080026836.9
申请日:2010-03-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2310/0245 , G09G2310/0286 , G09G2310/063 , G09G2320/0233 , G09G2330/026 , G09G2330/027 , G11C19/28 , H03K3/356182
Abstract: 一种移位寄存器,其在进行多根信号线的同时选择的显示驱动电路中使用,该移位寄存器在各级中包括:具有初始化用端子(INITB)的触发器(FF);和被输入同时选择信号(AONB信号)并使用上述触发器的输出(Q、QB)生成本级的输出信号(OUTB)的信号生成电路,各级的输出信号(OUTB)通过同时选择信号(AONB)的有效化DMJ成为有效并在进行同时选择的期间为有效,触发器的初始化用端子(INITB)、置位用端子(SB)和复位用端子(R)为有效的期间,该触发器(FF)的输出(Q、QB)成为无效,向该触发器的初始化用端子(INITB)输入同时选择信号(AONB信号)。由此能够实现能够将各种驱动器小型化的移位寄存器。
-
公开(公告)号:CN101878592A
公开(公告)日:2010-11-03
申请号:CN200880118024.X
申请日:2008-08-26
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3655 , G09G2310/0286 , G09G2310/0289 , G09G2310/0291 , G11C19/184 , G11C19/28 , H03K17/063 , H03K17/165 , H03K17/693
Abstract: 包括n沟道型的多个晶体管的电路(10)具备:漏极端子被施加VDD、栅极端子被输入输入信号(IN)的晶体管(T1);漏极端子被施加VDD、源极端子连接到输出端子(OUT)、栅极端子连接到晶体管(T1)的源极端子的晶体管(T2);以及设置在节点(n1)与输入时钟信号的时钟端子(CK)之间的电容(C1)。输入到时钟端子(CK)的时钟信号的频率高于从输出端子(OUT)输出的输出信号的频率。由此,提供包括相同导电型晶体管的、能够防止电位电平的降低并输出稳定的信号的半导体装置和具备该半导体装置的显示装置。
-
公开(公告)号:CN101868919A
公开(公告)日:2010-10-20
申请号:CN200880116731.5
申请日:2008-08-19
Applicant: 夏普株式会社
IPC: H03K19/0175 , G09G3/20 , G09G3/36 , H03F1/02 , H03F1/56 , H03K17/687 , H03K19/0185 , H03K19/094
CPC classification number: G09G3/3677 , G09G2310/0291 , G09G2330/021 , H03K19/0013 , H03K19/01714 , H03K19/018507 , H03K19/09441
Abstract: 具备:缓冲器部(32),其具有包括相互串联连接的n沟道型的2个晶体管(4、6)的第1串联电路、包括相互串联连接的n沟道型的2个晶体管(5、7)的第2串联电路以及电容(101);和反转信号生成部(31),其仅采用n沟道型的沟道极性的晶体管(1~3)构成,生成输入信号的反转信号,输入信号输入到晶体管(6)的栅极和晶体管(7)的栅极,由反转信号生成部(31)生成的反转信号输入到晶体管(4)的栅极,从第2串联电路的2个晶体管彼此的连接点(OUT)输出输出信号,由此实现包括单极性沟道晶体管、能够抑制消耗电流并且加大负载的驱动能力的单相输入的缓冲器。
-
-
-
-
-
-
-
-
-