-
公开(公告)号：CN110718001A
公开(公告)日：2020-01-21
申请号：CN201911018848.6
申请日：2019-10-24
Applicant: 哈尔滨工业大学
Abstract: 基于LSTM和SVR模型的飞机辅助动力装置的性能参数单步预测方法，属于航空航天技术领域，本发明为解决现有技术不能对飞机辅助动力装置的性能参数进行预测的问题。本发明所述预测方法的具体过程为：通过飞机通信寻址与报告系统获得飞机辅助动力装置的在翼监测数据，从在翼监测数据中筛选出排气温度；对排气温度进行滑动平均预处理，将排气温度分为训练集和测试集；采用训练集分别训练LSTM和SVR模型；采用卡尔曼滤波将LSTM和SVR模型融合，获得融合模型；采用测试集对融合模型进行性能预测。本发明用于对飞机辅助动力装置的性能参数进行预测。
-
公开(公告)号：CN110161125A
公开(公告)日：2019-08-23
申请号：CN201910522225.6
申请日：2019-06-17
Applicant: 哈尔滨工业大学
Abstract: 基于加速度与声发射感知技术相结合的航空发动机智能监测方法，涉及一种无人机航空发动机状态感知技术，为了解决速度传感器很难检测航空发动机早期故障以及单一的声发射技术无法满足综合的对航空发动机状态进行评估的问题。本发明通过数据采集步骤后，再通过故障特征提取步骤，实现对航空发动机状态的综合评估；数据采集步骤包括采集振动数据的步骤和采集声发射数据的步骤；故障特征提取步骤为利用自适应VMD算法对振动数据和声发射数据进行故障提取，得到本征模态分量IMFs；再利用分析去除相关性程度低的IMF分量；计算剩余IMFs的能量熵；故障特征降维，量化分析，进而实现综合评估。有益效果为感知能力增强，监测的故障信号频率更广，抗噪能力更强。
-
公开(公告)号：CN105651526B
公开(公告)日：2018-01-30
申请号：CN201511021941.4
申请日：2015-12-29
Applicant: 哈尔滨工业大学
IPC: G01M17/007 , G01H17/00
Abstract: 基于振动信号分析的车辆工况识别方法，属于车辆性能监控领域，本发明目的是为了提供在线监测车辆运行工况的方法，一方面能够对车辆类型进行智能识别，另一方面可对车辆的不同运行工况进行识别，用以满足对车辆状态监测的需求。本发明包括以下步骤：步骤1、采集车辆的振动信号，并对其进行去噪处理；步骤2、对去噪后的振动信号进行信号特征值提取；步骤3、根据步骤二提取的特征值进行工况智能识别；输出车辆工况类型。本发明用于监测车辆运行工况。
-
公开(公告)号：CN104867184B
公开(公告)日：2017-06-23
申请号：CN201510324351.2
申请日：2015-06-12
Applicant: 哈尔滨工业大学
IPC: G06T17/00
Abstract: 应用于飞行场景仿真的场景生成模块及生成方法，涉及一种场景生成技术。是为了满足飞行场景仿真对高帧频、高分辨率的场景生成的需求，以及实现基于USB 3.0超高速接口的图像传输。它包括用于通过调用USB 3.0驱动程序实现基于USB 3.0接口的场景图像高速传输的USB传输步骤；用于通过调用图形API生成动态场景图像，图像的分辨率、颜色灰度以及目标移动速度通过人机界面设置的场景生成步骤；用于通过调用图形API显示场景生成单元生成的图像以及经USB传输单元接收到的场景图像的场景显示步骤。本发明适用于飞行场景仿真的场景生成。
-
公开(公告)号：CN103346804B
公开(公告)日：2016-12-28
申请号：CN201310325158.1
申请日：2013-07-30
Applicant: 哈尔滨工业大学
IPC: H03M13/11
Abstract: 基于FPGA的IRIG-B码编码译码系统及其编码译码方法，属于通信技术领域。本发明解决了现有的IRIG-B码的处理系统需要外部的IRIG-B码的信号源才能完成对译码系统的自检，译码功能的准确性无法得到检验的问题。基于FPGA的IRIG-B码编码译码系统包括GPS/北斗双系统模块、FPGA、单片机、DAC芯片、比较器芯片、上位机和PCI转接卡，GPS/北斗双系统模块、FPGA、单片机、DAC芯片和比较器芯片集成在板卡上，该板卡通过PCI转接卡与上位机相连，方法为：单片机将接收到的时间信息进行译码，然后输入到FPGA的DC码编码控制逻辑模块和AC码编码控制逻辑模块进行DC码和AC码的编码，编码完成之后通过外部环回把DC码和AC码分别输入到FPGA的进行译码，译码的结果上传到上位机。本发明适用于IRIG-B码编码译码系统。
-
Patent Agency Ranking
公开(公告)号：CN105962925A
公开(公告)日：2016-09-28
申请号：CN201610378777.0
申请日：2016-05-31
Applicant: 哈尔滨工业大学
IPC: A61B5/0245 , A61B5/11 , A61B5/00
CPC classification number: A61B5/02455 , A61B5/0004 , A61B5/0015 , A61B5/02438 , A61B5/1112 , A61B5/1117 , A61B5/6802 , A61B5/6815 , A61B5/6823 , A61B5/6826 , A61B5/746 , A61B2503/08
Abstract: 基于智能传感器的姿态识别与状态监测装置，涉及人体状态监测技术。目的是为了解决现有的人体姿态或运动状况实时监测设备准确性低、对被监测人员产生束缚，不适用于敬老院等老年人密集的场所的问题。本发明的心率传感器和九轴运动跟踪传感器分别用来采集心率和三轴加速度，并将采集的信号通过主控单元发送至信息汇聚节点，最后通过上位机显示监测数据，并根据监测数据判断被监测人员是否发生意外，主控单元与信息汇聚节点通过无线方式通信。本发明不会对被监测人员产生束缚，能准确的判断被监测人员是否摔倒以及是否处于危险状态，既减少了监护人的压力，又为发生意外的被监测人员争取救助时间，特别适用于敬老院等老年人密集的场所。
-
公开(公告)号：CN105827100A
公开(公告)日：2016-08-03
申请号：CN201610251991.X
申请日：2016-04-21
Applicant: 哈尔滨工业大学
IPC: H02M1/08
CPC classification number: H02M1/08
Abstract: 具有异常注入功能的卫星电源顺序分流调节器，涉及一种分流器。为了解决采用现有开关分流调节器稳定母线电压的效果不好的问题。分流调节器包括采样电路、误差放大电路和N级分流级；采样电路对负载的母线电压进行采样，误差放大电路对采样信号处理得到误差信号并放大；放大的误差信号同时输入至N级分流级；每级分流级包括一个滞回比较器和两个开关管；每级分流级具体为：将放大的误差信号和基准电压输入至滞回比较器滞回比较器的输出驱动第一开关管，第一开关管与第二开关管串联，相应的电池阵并联在串联后的两个开关管的一个旁路中；每级分流级的基准电压逐级增加，分别代表各级分流级所调节的母线电压范围。本发明用于卫星电源系统的功率调节。
-
公开(公告)号：CN105651526A
公开(公告)日：2016-06-08
申请号：CN201511021941.4
申请日：2015-12-29
Applicant: 哈尔滨工业大学
IPC: G01M17/007 , G01H17/00
CPC classification number: G01M17/007 , G01H17/00
Abstract: 基于振动信号分析的车辆工况识别方法，属于车辆性能监控领域，本发明目的是为了提供在线监测车辆运行工况的方法，一方面能够对车辆类型进行智能识别，另一方面可对车辆的不同运行工况进行识别，用以满足对车辆状态监测的需求。本发明包括以下步骤：步骤1、采集车辆的振动信号，并对其进行去噪处理；步骤2、对去噪后的振动信号进行信号特征值提取；步骤3、根据步骤二提取的特征值进行工况智能识别；输出车辆工况类型。本发明用于监测车辆运行工况。
-
公开(公告)号：CN102761396B
公开(公告)日：2015-01-07
申请号：CN201210266161.6
申请日：2012-07-30
Applicant: 哈尔滨工业大学
Abstract: 基于FPGA的高速串行接口，属于通信领域，本发明为解决目前的FPGA与外界的接口不能满足日益发展的需求的问题。本发明包括收发器模块、收发器控制模块、RX_FIFO、TX_FIFO、分析模块、接收通道控制模块和发送通道控制模块，收发器模块由接收器和发送器组成，用于数据的串并转换；收发器控制模块：用于完成收发器模块的初始化和控制信号的生成、信号的编码与解码、FC底层协议的实现以及对RX_FIFO和TX_FIFO的读写控制；数据被分析模块：用于从RX_FIFO中读取数据，并对所述数据进行分析处理后通过接收通道控制模块发送给PFGA内部的模块；还用于将发送通道控制模块发送的有效数据写入TX_FIFO。
-
公开(公告)号：CN102789424B
公开(公告)日：2014-12-10
申请号：CN201210244513.8
申请日：2012-07-16
Applicant: 哈尔滨工业大学
IPC: G06F12/02
Abstract: 基于FPGA的外扩DDR2的读写方法及基于FPGA的外扩DDR2颗粒存储器，属于存储介质领域，本发明为解决现有DDR2数据存储技术不具有通用性的问题。本发明对于高速数据采集、高速通讯和数字信号处理中产生的大批量的数据，通过FPGA的处理和转换，存储在大容量的DDR2存储单元中，并在提出请求时读出。存储和读取的控制信号由FPGA中的DDR2控制逻辑完成，当外部器件或FPGA中其他逻辑模块提出读写请求时，DDR2控制逻辑将请求信号转换为DDR2颗粒的控制信号，并且将读写数据和地址进行相应的转换，与DDR2进行数据交换。硬件设计的核心部分为FPGA内部的逻辑设计，该部分采用Verilog语言实现。
-
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.085 seconds)
