公开(公告)号：CN103972218B

公开(公告)日：2016-08-24

申请号：CN201410172998.3

申请日：2014-04-26

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 孙鹏 ,  徐健 ,  王宏杰 ,  何洪文

IPC: H01L23/64 ,  H01L23/498 ,  H01L25/00 ,  H01L21/48

CPC classification number: H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24195 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种集成无源器件扇出型晶圆级封装结构及制作方法，包括模塑料体和芯片；其特征是：在所述模塑料体中设置螺旋形金属布线层，模塑料体正面设置绝缘层，绝缘层中布置金属导线层，金属导线层连接芯片的电极和金属布线层，在金属导线层上设置焊球。所述封装结构的制作方法，采用以下步骤：（1）芯片塑封于模塑料体中；（2）模塑料体正面开设螺旋形槽体，在槽体中制作金属布线层；（3）模塑料体正面制作绝缘层，在绝缘层上开设窗口，在绝缘层表面制作金属层，并刻蚀成所需图形，得到金属导线层；（4）在金属导线层上制作绝缘层，在绝缘层上开设窗口，在窗口中制作焊球。本发明缩短芯片与被动器件之间的电学连接长度，提升了电学品质。

公开(公告)号：CN105390475A

公开(公告)日：2016-03-09

申请号：CN201510684784.9

申请日：2015-10-20

Applicant: 北京大学 ,  华进半导体封装先导技术研发中心有限公司

Inventor： 曾清华 ,  陈兢 ,  何洪文 ,  曹立强 ,  靖向萌

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/5223 ,  H01L21/76879 ,  H01L2221/1068

Abstract: 本发明涉及一种衬底内部的电容集成结构，包括衬底，该衬底上设有TSV盲孔，该TSV盲孔从侧壁表面向外依次为隔离层、第一电极层、介质层、第二电极层，在该衬底表面设有第一电极层、第二电极层的引出电极。其中，衬底为Si衬底或者SOI衬底，TSV盲孔的数量为1个、2个或者多个，隔离层、第一电极层、介质层、第二电极层采用ALD技术沉积。本发明通过衬底内部横向空腔结构，利用ALD工艺技术实现该结构内侧壁表面薄膜的沉积，进而在衬底内部集成电容，能够增加衬底表面可利用面积，提高集成度。

公开(公告)号：CN105304598A

公开(公告)日：2016-02-03

申请号：CN201510819585.4

申请日：2015-11-23

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 孙鹏 ,  何洪文

IPC: H01L23/48 ,  H01L23/31 ,  H01L25/04 ,  H01L21/50

CPC classification number: H01L24/97 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/81 ,  H01L2924/00014

Abstract: 本发明公开了一种垂直叠封的多芯片晶圆级封装结构及其制作方法，垂直叠封结构封装，芯片叠加使一颗芯片或多颗芯片置于另一颗芯片的有源面,从而极大减小了封装厚度。较小的芯片在完成芯片减薄后通过凸块结构组装到较大的芯片上。因为芯片之间的有源面靠在一起，信号通过凸块结构传输，互连线短,可以实现近距离信号匹配和小电感的信号传输。这种垂直叠封的芯片封装方式保证了芯片间信号传输的完整性，有效地提升了系统性能。

公开(公告)号：CN104819789A

公开(公告)日：2015-08-05

申请号：CN201510073321.9

申请日：2015-02-10

Applicant: 华进半导体封装先导技术研发中心有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 何洪文 ,  孙鹏 ,  曹立强 ,  上官东恺 ,  豆传国 ,  杨恒 ,  吴燕红

IPC: G01L1/18 ,  B81C1/00 ,  B81B7/02

Abstract: 本发明公开了一种应力传感器，所述应力传感器包括：衬底，所述衬底具有第一凹槽；第一压阻层，覆盖所述第一凹槽内壁及部分衬底上表面，所述第一压阻层通过第一绝缘层与所述衬底隔离；第一传递层，填充满所述第一凹槽，且具有两个第三凹槽，所述两个第三凹槽沿所述第一凹槽槽长方向平行排列，所述第一传递层通过第二绝缘层与所述第一压阻层隔离；第一隔离层，填充满所述第三凹槽，所述第一隔离层通过第三绝缘层与所述第一传递层隔离；第一电极对，第二电极对，位于衬底上表面的所述第一压阻层上，所述第一电极对位于第一凹槽槽长延长线上，所述第二电极对位于所述第一凹槽槽宽延长线上，能够实现对非芯片上表面内应力分量的测量。

公开(公告)号：CN104486907A

公开(公告)日：2015-04-01

申请号：CN201410751394.4

申请日：2014-12-10

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 孙鹏 ,  何洪文 ,  徐健

IPC: H05K1/18 ,  H05K3/34 ,  H01L23/538 ,  H01L21/768

CPC classification number: H01L23/538 ,  H01L21/768 ,  H01L21/76838 ,  H05K1/18 ,  H05K3/34 ,  H05K2201/10

Abstract: 本发明涉及一种高频IPD模块三维集成晶圆级封装结构及封装方法，包括PCB系统板，其特征是：在所述PCB系统板上堆叠低频IPD封装体，在低频IPD封装体上堆叠射频IPD封装体；所述PCB系统板通过焊球与低频IPD封装体的正面连接，低频IPD封装体通过焊球实现与外界的电学连接；所述低频IPD封装体通过第一金属焊垫和第二金属焊垫与射频IPD封装体连接。本发明将射频IPD模块功能进行分割，将IPD芯片分割为低频电路和射频电路两部分，并采用基于高电阻硅材料的晶圆级平面加工、TSV三维集成晶圆工艺，实现三维结构的射频IPD模块封装，减少射频IPD模块对于PCB系统板上信号线路的干扰。同时，占用PCB系统板的面积也相应减小，有利于实现器件和系统小型化。

公开(公告)号：CN104009014A

公开(公告)日：2014-08-27

申请号：CN201410173160.6

申请日：2014-04-26

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 何洪文 ,  孙鹏

IPC: H01L23/488 ,  H01L21/60 ,  H01L25/16

CPC classification number: H01L2224/10

Abstract: 本发明涉及一种集成无源器件晶圆级封装三维堆叠结构及制作方法，包括晶圆级封装芯片和IPD芯片；所述IPD芯片包括玻璃基板，玻璃基板正面设置IPD器件和金属布线层；在所述玻璃基板的背面刻蚀形成TGV孔，在玻璃基板的背面和TGV孔内表面设置背面金属布线层，在背面金属布线层的焊盘上设置焊球，焊球与PCB板连接。所述三维堆叠结构的制作方法，包括以下步骤：（1）将晶圆级封装芯片和玻璃基板的IPD芯片进行堆叠；（2）在IPD芯片背面刻蚀TGV孔，在玻璃基板背面制作背面金属布线层；（3）将背面金属布线层刻蚀成绝缘的两部分；在两部分背面金属布线层上制作焊盘和焊球，通过焊球连接PCB板。本发明实现芯片和IPD器件之间的短距离互连，提升了电学质量。

公开(公告)号：CN103943614A

公开(公告)日：2014-07-23

申请号：CN201410174394.2

申请日：2014-04-26

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 孙鹏 ,  何洪文

IPC: H01L25/04 ,  H01L21/98 ,  H01L21/60

CPC classification number: H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2924/0002 ,  H01L2924/19011 ,  H01L2924/19104 ,  H01L2924/00

Abstract: 本发明涉及一种集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法，包括IPD芯片和扇出型封装体，扇出型封装体包括塑封材料和芯片，IPD芯片包括玻璃基板及位于玻璃基板上的IPD器件和金属布线层，玻璃基板背面设有TGV孔，玻璃基板背面和TGV孔内表面设置背面金属布线层，背面金属布线层通过焊球连接PCB板。所述三维堆叠结构的制作方法，包括以下步骤：（1）扇出型封装体和玻璃基板的IPD芯片进行堆叠；（2）在IPD芯片背面刻蚀TGV孔，在玻璃基板的背面和TGV孔内表面制作背面金属布线层；（3）刻蚀背面金属布线层至所需图形，在背面金属布线层上制作焊盘和焊球，通过焊球连接PCB板。本发明实现了晶圆级扇出型芯片和IPD器件之间的短距离互连，提升电学质量。