-
公开(公告)号：CN108886868A
公开(公告)日：2018-11-23
申请号：CN201780020125.2
申请日：2017-04-06
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Abstract: 一种电路基板，具有：上表面，形成有电路图案；以及下表面，固定有相互隔开间隔地配置的多个汇流条，所述电路基板具备：配置用贯通孔，以面向所述汇流条的方式贯通所述上表面和所述下表面，并配置有电子部件；以及端子用导体箔，从所述下表面朝向所述配置用贯通孔的内侧突出，并供所述电子部件的端子连接。
-
公开(公告)号：CN108463375A
公开(公告)日：2018-08-28
申请号：CN201780006133.1
申请日：2017-01-25
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Abstract: 一种电路结构体，具备：电路基板，具有形成有电路图案的一个面；多根母排，构成电力电路，相互隔开间隔地固定于所述电路基板的另一个面；电子元件，跨过所述多根母排中的相邻的两根母排的所述间隔，具有电连接到其中一根母排的第1端子以及电连接到所述电路基板的电路图案的第2端子；以及软片构件，固定于所述一根母排，将所述一根母排与所述第2端子绝缘，并且将所述第2端子与所述电路图案电连接，所述软片构件具有：粘接层，固定于所述一根母排；端子用导体箔，将所述第2端子与所述电路图案电连接；以及绝缘层，介于所述粘接层与所述端子用导体箔之间，将所述一根母排与所述端子用导体箔绝缘。
-
公开(公告)号：CN108370143A
公开(公告)日：2018-08-03
申请号：CN201780004622.3
申请日：2017-06-07
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Abstract: 一种基板单元，具有：箱体，收容电路基板；汇流条，与所述电路基板电连接，并且具有向所述箱体的外部延伸的延伸设置部；及阳螺纹部，具有形成有阳螺纹的轴部，并在所述轴部的一端部具有沿所述轴部的径向突出的外形为非圆形的头部，该阳螺纹部将所述延伸设置部与线束的连接端子电连接，其中，所述箱体具备：嵌合凹部，能够通过使所述阳螺纹部在与所述阳螺纹部的轴向交叉的方向上滑动而供所述头部嵌合，具有供该头部抵接止动的抵接止动面；及退避凹部，位于所述抵接止动面的至少两侧，在该退避凹部与所述头部之间形成间隙。
-
公开(公告)号：CN108029216A
公开(公告)日：2018-05-11
申请号：CN201680049628.8
申请日：2016-08-30
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Abstract: 一种电路结构体(20)，包括：电路基板(22)，具有连接用开口部(23)；多个母排(27)，设置于电路基板(22)的反面侧；电子部件(36)，具有连接端子(38D、38S)，所述连接端子钎焊于穿过连接用开口部(23)而露出的对应的母排(27)；以及焊料限制层(29)，设置在电路基板(22)与多个母排(27)之间，具有将供连接端子(38D、38S)钎焊的母排的钎焊区域(SR1)包围的图案(29A)。
-
公开(公告)号：CN108028520A
公开(公告)日：2018-05-11
申请号：CN201680052401.9
申请日：2016-09-09
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
CPC classification number: H02G3/16 , B60R16/0238 , H02G3/03 , H02G3/081 , H05K1/115 , H05K1/144 , H05K1/183 , H05K7/02 , H05K2201/041 , H05K2201/066 , H05K2201/10166 , H05K2201/10272 , H05K2201/10409
Abstract: 电路结构体(20)包括：电子元件(36)，具有多个端子(38)；第一基板(22)，在绝缘板上形成有导电路，且形成有供电子元件(36)插通的插通孔(23)；母排(27)，与第一基板(22)重叠；以及第二基板(30)，在绝缘板上形成有导电路，与第一基板(22)重叠且至少一部分与母排(27)同层地配置，电子元件(36)的多个端子(38)与母排(27)和第二基板(30)的导电路(31)连接。
-
Patent Agency Ranking
公开(公告)号：CN107211552A
公开(公告)日：2017-09-26
申请号：CN201680009471.6
申请日：2016-01-28
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
IPC: H05K5/02
Abstract: 本发明提供一种能够抑制水穿过排水用的流路浸入的简易构造的外壳。外壳(1)具备形成有从成为第一空间(S1)的区域延伸的流路(16)的第一壳体(10)、以及与第一壳体(10)一体化的第二壳体(20)，在第二壳体(20)的外壁部(21)形成有狭缝(211)，成为形成于第一壳体(10)的流路(16)与形成于第二壳体(20)的狭缝(211)的至少一部分相连的状态。在第二壳体(20)的外壁部(21)形成有通过由狭缝(211)划分而成为悬臂状的用于与第一壳体(10)一体化的锁定片部(212)。
-
公开(公告)号：CN106471870A
公开(公告)日：2017-03-01
申请号：CN201580036745.6
申请日：2015-07-01
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Inventor： 中村有延
CPC classification number: H05K1/181 , H05K1/0209 , H05K1/111 , H05K1/115 , H05K3/3421 , H05K2201/10166 , H05K2201/10522 , H05K2201/10628 , H05K2201/10757 , H05K2201/10939 , Y02P70/611 , Y02P70/613
Abstract: 本发明提供一种不需要进行电子部件的端子的弯曲加工等的电路结构体。做成如下电路结构体(1)：所安装的电子部件(30)在以其主体部少一部分的方式配置于基板(10)的一个面(10a)上的状态下，通过该第一开口(11)而与导电构件(20)连接，第一种端子(32)与基板(10)的导电图案(焊盘(14))连接，第二种端子(33)通过形成于基板(10)的第二开口(13)而与导电构件(20)连接。(31)覆盖形成于基板(10)的第一开口(11)的至
-
公开(公告)号：CN105580226A
公开(公告)日：2016-05-11
申请号：CN201480052540.2
申请日：2014-09-03
Applicant: 住友电装株式会社
Inventor： 中村有延
CPC classification number: H05K1/0263 , H05K1/115 , H05K3/386 , H05K2201/10272
Abstract: 本发明提供一种新型构造的电路构成体。无论电子部件的软钎焊时的加热温度如何，都能够将重叠于印刷基板的母线电路体稳定地固定。在将由多个母线(14)构成的母线电路体(16)重叠于具有印刷布线(48)的印刷基板(12)并经由粘结片(20)固定而成的电路构成体(10)中，多个母线(14)在隔开间隙地相邻配置的状态下被粘结片(20)的表面覆盖，另一方面，在母线(14)之间的间隙(22)中填充有粘结剂(24)，通过粘结剂(24)，母线(24)的冲压切断面(30)与从母线(14)之间的间隙(22)中露出的粘结片(20)或者印刷基板(12)中的至少一方粘结。
-
公开(公告)号：CN112352473B
公开(公告)日：2024-05-28
申请号：CN201980044165.X
申请日：2019-07-12
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Abstract: 一种电力电路，将与FET(13)的端子连接的多个母排(111、112)设置于一个平面，并具备设置于母排(111、112)彼此之间的第1绝缘区域(114)，其中，电力电路具备：母排(111)，固定有FET(13)；通电片材(14)，通过第1连接部(15)与母排(112)连接，使FET(13)的源极端子(132)与母排(112)通电；及第2连接部(143)，设置于通电片材(14)内，并使源极端子(132)和母排(112)通电。
-
公开(公告)号：CN112400361B
公开(公告)日：2024-03-29
申请号：CN201980044247.4
申请日：2019-07-12
Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
Abstract: 基板构造体具备具有汇流条(111、112)的第一电路基板和与该第一电路基板分隔配置的第二电路基板，在汇流条(111、112)配置有多个FET(13A～13D)，上述多个FET(13A～13D)的端子与汇流条(111、112)连接，基板构造体具备通电线组片(16)，该通电线组片覆盖汇流条(112)的一部分且设置有使各FET(13A～13D)的栅极端子(135A～135D)与上述第二电路基板通电的多个通电线(161A～161D)，并列设置的半导体元件FET(13A～13D)以相对于并列设置方向在同一方向上配置栅极端子(135A～135D)的方式设置。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.026 seconds)
