一种利用离子注入技术制备绝缘体上半导体材料的方法

    公开(公告)号:CN104517883A

    公开(公告)日:2015-04-15

    申请号:CN201310447631.3

    申请日:2013-09-26

    CPC classification number: H01L21/76251 H01L21/76254

    Abstract: 本发明提供一种利用离子注入技术制备绝缘体上半导体材料的方法,包括步骤:1)于第一衬底表面形成掺杂的单晶薄膜;2)于单晶薄膜表面形成缓冲层及顶层半导体材料;3)将杂质离子注入至单晶薄膜;4)将剥离离子注入至单晶薄膜下方第一衬底中的预设深度的位置;5)键合所述顶层半导体材料与具有绝缘层的第二衬底;6)进行退火处理,使所述第一衬底与所述缓冲层从该单晶薄膜处分离,去除所述缓冲层。本发明结合了离子共注与掺杂单晶薄膜剥离的双重作用,有效的降低了剥离剂量。注入杂质离子使单晶薄膜产生应力增加其吸附能力,H离子注入退火后实现剥离,剥离发生在超薄的单晶薄膜处,裂纹很小,可获得高质量的绝缘体上半导体材料。

    一种光电探测器的制备方法

    公开(公告)号:CN104157741A

    公开(公告)日:2014-11-19

    申请号:CN201410459322.2

    申请日:2014-09-10

    CPC classification number: Y02P70/521 H01L31/1804 H01L31/02161 H01L31/109

    Abstract: 本发明提供一种光电探测器的制备方法,包括步骤:1)提供一硅衬底,于所述硅衬底表面形成Ge底层;2)在所述Ge底层上生长SiGe/Ge周期结构,最上一层用Ge覆盖;3)于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的至少两个间隔排列的凹槽;4)采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe,形成具有间隔的多层Ge结构;5)采用溶液法在所述多层Ge结构的表面附着金属颗粒;6)于所述SiGe/Ge周期结构表面制作电极。本发明利用金属粒子产生局域表面等离子体共振,制备出了高效率的硅基光电探测器,并且,通过多个表面的引入,进一步提高光电探测的效率。本发明步骤简单,适用于工业生产。

    一种超薄绝缘体上材料的制备方法

    公开(公告)号:CN103972148A

    公开(公告)日:2014-08-06

    申请号:CN201410222756.0

    申请日:2014-05-23

    CPC classification number: Y02P80/30 H01L21/76254

    Abstract: 本发明提供一种超薄绝缘体上材料的制备方法,包括步骤:1)在所述第一衬底表面外延第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层;2)低剂量离子注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度;3)键合所述第二衬底的绝缘层与待转移层;4)退火剥离所述缓冲层与第一衬底;5)低剂量离子注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度;6)键合所述第三衬底的绝缘层与缓冲层;7)退火剥离所述缓冲层与待转移层,获得两种绝缘体上材料。本发明采用两次注入剥离技术在制备超薄绝缘体上待转移层材料的同时,通过第二次剥离,还制备了另外一种绝缘体上材料,即,缓冲材料,这使得整个制备过程中几乎没有材料损耗。

    一种利用超晶格结构材料制备的高质量SGOI及其制备方法

    公开(公告)号:CN102347267B

    公开(公告)日:2013-06-19

    申请号:CN201110324597.1

    申请日:2011-10-24

    Abstract: 本发明提供一种利用超晶格结构材料制备的高质量SGOI及其制备方法,首先在一衬底上按周期交替生长Ge层(Si层)与Si1-xGex层形成超晶格结构,然后再低温生长Si1-mGem材料,控制此外延层的厚度,使其小于临界厚度。紧接着对样品进行退火或离子注入加退火处理,使顶层的Si1-mGem材料弛豫。最后采用智能剥离的方法将顶层的Si1-mGem及超晶格结构转移到SiO2/Si结构的支撑材料上,形成多层材料。使用研磨或CMP的方法制备高质量的SGOI。由此,利用超晶格结构材料,我们制备出高质量、低成本、低缺陷、厚度可控的SGOI。

    混合共平面衬底结构及其制备方法

    公开(公告)号:CN103021815A

    公开(公告)日:2013-04-03

    申请号:CN201210575658.6

    申请日:2012-12-26

    Abstract: 本发明提供一种混合共平面衬底结构及其制备方法,所述混合共平面衬底结构包括硅衬底及形成与所述硅衬底上的若干第一区域和若干第二区域,所述第一区域与第二区域间隔排列,并通过隔离墙隔离,所述隔离墙底部到达所述硅衬底表面或所述硅衬底内;所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层;所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗、III-V族材料或者应变硅混合共平面的衬底结构,能同时提升不同类型MOS(PMOS或NMOS)器件的性能,在光电集成领域也有广泛的应用前景。

    一种谐振器
    47.
    发明公开
    一种谐振器 审中-实审

    公开(公告)号:CN118783917A

    公开(公告)日:2024-10-15

    申请号:CN202410910597.7

    申请日:2024-07-09

    Abstract: 本发明涉及一种谐振器,包括衬底,所述衬底上形成有二氧化硅层,由所述二氧化硅层向上依次形成有若干压电单元,顶层所述压电单元上设有顶电极;每个所述压电单元包括中间电极和置于所述中间电极之上的压电薄膜,通过将不同所述压电单元的中间电极作为底电极,并在所述顶电极和所述底电极之间施加交流电信号来使谐振器工作在不同频率。本发明能够实现BAW谐振器的高阶谐振以及不同工作频率的调控。

    一种多阈值纳米片GAAFET器件阵列及其制备方法

    公开(公告)号:CN118198067A

    公开(公告)日:2024-06-14

    申请号:CN202410207242.1

    申请日:2024-02-26

    Abstract: 本发明涉及一种多阈值纳米片全包围栅场效应晶体管(GAAFET)器件阵列及其制备方法,其特点在于设置沟道区,跨设于所述空腔之上,包括第一沟道和第二沟道,所述第一沟道和第二沟道的厚度不同,得到不同厚度的纳米片。此外,对第一沟道和第二沟道设置不同厚度的功函数层,进一步控制不同沟道区域器件的阈值电压。本发明通过调控纳米片的不同厚度与沟道间距以及金属栅电极厚度以精确控制并实现GAAFET的多阈值,且其制备工艺实现较为简单,可兼容常规CMOS工艺节点,具有良好的市场应用前景。

    一种体声波谐振器及其制备方法
    50.
    发明公开

    公开(公告)号:CN117081537A

    公开(公告)日:2023-11-17

    申请号:CN202311115602.7

    申请日:2023-08-31

    Abstract: 本发明提供一种体声波谐振器及其制备方法,制备方法包括:于临时衬底设置单晶氮化铝或掺杂氮化铝为压电薄膜;依次设置第一电极层、布拉格反射结构、键合层,键合至键合衬底上;去除临时衬底,设置第二电极层和电引出结构。本发明通过单晶氮化铝的压电薄膜材料选择,提高器件性能;同时设置布拉格反射结构在键合层上,使键合层对谐振器性能影响小,可选用多种键合材料和键合工艺,提高制备过程的可实现性;另外对压电薄膜的减薄,去除质量较差的压电薄膜提高器件性能;最后配合布拉格反射结构和键合工艺制造固态装配型的体声波谐振器,可提高谐振器机械强度,改善衬底的导热性能,减小体声波谐振器因温度造成的谐振频率漂移,实现更高功率密度。

Patent Agency Ranking