公开(公告)号：CN105914445A

公开(公告)日：2016-08-31

申请号：CN201610301900.9

申请日：2016-05-09

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  费璐 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01P11/00 ,  H01P3/00

CPC classification number: H01P3/16 ,  H01P3/006

Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。

公开(公告)号：CN105633002A

公开(公告)日：2016-06-01

申请号：CN201511019607.5

申请日：2015-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L21/762 ,  H01L27/12

CPC classification number: H01L21/76251 ,  H01L27/1207

Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述图形化绝缘体上硅衬底材料包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽与底层硅之间保留有部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。

公开(公告)号：CN119764238A

公开(公告)日：2025-04-04

申请号：CN202411762103.1

申请日：2024-12-03

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰

IPC: H01L21/683

Abstract: 本发明提供一种半导体薄膜的转移方法，通过对形成的临时键合衬底的两个表面分别施加不同数值的温度源，使临时键合衬底沿垂直于临时键合衬底表面的方向形成较大的温度梯度，从而在临时键合衬底的内部产生较强的热应力，即复合多孔结构层将承受较强的热应力，且由于复合多孔结构层中的第一多孔层的孔隙率大于第二多孔层，从而使得第一多孔层的导热能力较差以及机械强度较小，更容易在第一多孔层处发生横向裂解，使临时键合衬底发生裂解，该转移方法对材料的种类没有特殊要求，具备较强的普适性，从而能够降低制造成本，且相较于离子剥离法，该转移方法还可以有效改善半导体薄膜转移过程中产生的热应力失配，能够实现半导体薄膜的高质量转移。

公开(公告)号：CN119361528A

公开(公告)日：2025-01-24

申请号：CN202411469826.2

申请日：2024-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰

IPC: H01L21/762 ,  H10D62/10

Abstract: 本发明提供一种包含中间半导体层的SOI衬底及其制备方法，包括：于半导体层和第二基底中的一者上依次形成第一绝缘层和非晶半导体材料层，另一者上形成第二绝缘层；以第一绝缘层、非晶半导体材料层和第二绝缘层夹在第一基底和第二基底之间的方式，形成初始键合结构；通过将第一基底远离非晶半导体材料层的一部分移除，将半导体层转移至第二基底上；对初始键合结构进行加固处理，以及使非晶半导体材料层发生重结晶并转变为多晶态，构成中间半导体层。本发明的制备方法中，通过于衬底层与顶功能层之间引入非晶半导体材料层，相对于多晶半导体层，易于抛光，能够优化表面粗糙度，进而降低键合界面的抛光难度，有利于提升键合质量以及SOI衬底的加工质量。

公开(公告)号：CN111952188B

公开(公告)日：2024-06-18

申请号：CN202010850667.6

申请日：2020-08-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/786

Abstract: 本发明提供一种具有隔离层的场效应晶体管及其制备方法，包括依次堆叠的底衬底、绝缘层及顶半导体层的半导体基底，顶半导体层中包覆具有间距的隔离层；栅极结构在垂向上的投影覆盖间距并与隔离层形成交叠区域，源极区及漏极区在垂向上的投影完全位于隔离层内。通过隔离层可将源、漏电极与位于隔离层下方的顶半导体层的载流子传输通道隔离，将源、漏电极的漏电路径完全隔断，解决顶半导体层底部漏电问题，提升器件的抗总剂量辐照能力，且通过隔离层的间距保证了沟道处的散热速率，进一步的还可解决沟道侧边的漏电问题，制备工艺与现有CMOS工艺完全兼容，适用范围较广，可用于制备高可靠性的集成电路及分立器件。

公开(公告)号：CN117276310A

公开(公告)日：2023-12-22

申请号：CN202310450638.4

申请日：2023-04-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘冠宇 ,  狄增峰 ,  刘强 ,  俞文杰

IPC: H01L29/06 ,  H01L29/267 ,  H01L21/02

Abstract: 本发明提供一种大面积二维材料及其制备方法，制备方法包括：提供一单晶基底；于单晶基底上形成单晶热导层，单晶热导层的热导率至少大于蓝宝石基底的热导率；于单晶热导层上形成二维材料层。本发明以高热导率的AlN等材料作为二维材料晶体管衬底材料，可以将二维材料晶体管工作产生的焦耳热高效的传导出去，减弱器件工作时的升温，有利于维持二维材料沟道的高迁移率，获得较高的开态电流，降低门延迟，提升二维集成电路的工作速度。

公开(公告)号：CN116454018A

公开(公告)日：2023-07-18

申请号：CN202310432678.6

申请日：2023-04-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰

IPC: H01L21/762

Abstract: 本发明提供一种SOI衬底、SOI衬底的制备方法及SOI器件，该SOI衬底包括：支撑衬底、中间埋氧层、中间导电层、顶层功能介质层及顶层半导体层，其中，中间埋氧层位于支撑衬底上方且包括至少一个自中间埋氧层顶面的开口的凹槽；中间导电层填充凹槽；顶层功能介质层位于中间导电层及中间埋氧层的上方；顶层半导体层覆盖顶层功能介质层上表面。本发明通过设置中间导电层以及隔离所述中间导电层以及顶层半导体层的顶层功能介质层，利用SOI衬底形成SOI器件时，中间导电层可作为器件的背栅，减小器件的寄生电容及漏电流，增强器件热量通过中间导电层向支持衬底扩散的能力。

公开(公告)号：CN116435307A

公开(公告)日：2023-07-14

申请号：CN202310428553.6

申请日：2023-04-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈锦 ,  刘强 ,  俞文杰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供一种互补型场效应晶体管的制备方法，利用具有内嵌空腔的绝缘体上半导体衬底，所述空腔介于第一绝缘层与顶半导体层之间且设置于第二绝缘层中，通过形成假栅结构，以假栅结构作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度，降低了制备环栅晶体管的工艺复杂度，并且可有效降低器件的制造成本。本发明制备出三维堆叠的互补型场效应晶体管，有利于器件集成度的提高，不仅可运用于先进工艺节点器件，也可用于对成熟工艺节点进行性能升级，与常规CMOS工艺的良好兼容，进一步释放了互补型场效应晶体管的应用潜力。

公开(公告)号：CN116230716A

公开(公告)日：2023-06-06

申请号：CN202310450633.1

申请日：2023-04-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘冠宇 ,  狄增峰 ,  刘强 ,  俞文杰

IPC: H01L27/088 ,  H01L21/8234 ,  H01L23/367 ,  H01L23/373

Abstract: 本发明提供一种二维晶体管阵列及其制备方法，方法包括：提供一导热基底；于导热基底上形成导热生长层以及位于单晶导热层上的包括多个二维材料单元的阵列；于各二维材料单元上形成源电极层、漏电极层、栅介质层及栅电极层，源电极层和漏电极层在水平方向上相隔设置，栅介质层和栅电极层设置于源电极层与漏电极层之间。本发明以高热导率的基底和高导热率的AlN等材料作为二维材料晶体管的衬底材料，可以将二维材料晶体管工作产生的焦耳热高效的传导出去，减弱器件工作时的升温，有利于维持二维材料沟道的高迁移率，获得较高的开态电流，降低门延迟，提升二维集成电路的工作速度。同时，本发明可以有效降低二维晶体管的制作成本。

公开(公告)号：CN115347113A

公开(公告)日：2022-11-15

申请号：CN202210975358.0

申请日：2022-08-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 贾欣 ,  母志强 ,  刘强 ,  周虹阳 ,  俞文杰

IPC: H01L41/33 ,  H01L41/047 ,  H01L41/053 ,  H01L41/09 ,  H01L41/29

Abstract: 本发明提供一种含有双极性压电结构的PMUT器件及其制备方法，所述制备方法至少包括：1)提供具有空腔的衬底，在所述衬底表面形成底电极层；2)在所述底电极层表面形成压电层，所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层；3)于所述第二极性压电层表面依次沉积钝化层和顶电极层，并图形化所述顶电极层；4)制备所述底电极层和所述顶电极层的电极引出结构。利用本发明的制备方法所获得的PMUT器件中，其压电层为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，单层双极性膜的制备工艺简单，开孔数量少，布线面积小，因此，可以使得PMUT的阵列密度大幅提高。