-
公开(公告)号：CN119788006A
公开(公告)日：2025-04-08
申请号：CN202411869388.9
申请日：2024-12-18
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种具有功率检测的高线性度高功率的GaAs HBT功率放大器，包括射频通路、偏置模块和功率检测电路；射频通路用于对射频信号进行功率放大，并利用负反馈网络提高稳定性并扩展带宽、二次谐波抑制提高整体线性度；偏置电路用于为三级放大电路提供随输入功率动态改变的偏置电压，以解决GaAs HBT晶体管大功率输入下因自热效应导致的线性度恶化和电流不稳定问题，改善了功率放大器的幅度‑幅度失真和幅度‑相位失真；功率检测电路用于输出与输出功率成正相关的直流电压，以实现对功率放大器输出功率的精准控制。本发明充分结合负反馈、动态偏置和谐波抑制技术，有效提高了放大器整体线性度。
-
公开(公告)号：CN114785125B
公开(公告)日：2024-11-15
申请号：CN202210378386.4
申请日：2022-04-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种应用于恒定导通时间控制的多相交错电路，包括：功率级模块、电流和电压采样模块、电压Vramp信号产生模块、阈值分配模块和VTR信号产生模块。功率级模块一共有N相buck变换器；所述锯齿波电压Vramp信号产生模块为反向充电恒定导通时间控制的积分模块；所述阈值分配模块根据单相反向充电恒定导通时间计算出的电容充电的阈值电压VTH，产生N个阈值电压；所述VTR信号产生模块中，将电压Vramp信号产生模块产生的锯齿波电压Vramp与阈值分配模块产生的N个阈值电压分别进行比较。本发明不需要用到远高于开关频率的高速ADC，可以降低成本。
-
公开(公告)号：CN118100604A
公开(公告)日：2024-05-28
申请号：CN202410154691.4
申请日：2024-02-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H02M1/08 , H03K17/687 , H02M1/32 , H02M1/00
Abstract: 本发明公开了一种耗尽型宽禁带功率器件的双栅直驱电路，属于集成电路领域，通过第一栅极控制器件进入开关状态，第二栅极控制系统的待机状态。电路包括隔离型栅极驱动芯片、隔离型变压器、双栅宽禁带功率器件和增强型半导体器件，其中双栅宽禁带功率器件的第二栅极连接增强型半导体器件的源极，双栅宽禁带功率器件的源极连接增强型半导体器件的漏极。双栅宽禁带功率器件包括第一栅极和间隔沟槽型的第二栅极。本发明实现了耗尽型功率器件的正压直驱功能，同时充分发挥了宽禁带半导体材料的高频开关特性与高阻断耐压能力，具有高栅压工作范围，高栅极可靠性，低泄漏电流与高反向续流能力。
-
公开(公告)号：CN114843267B
公开(公告)日：2024-04-19
申请号：CN202210643717.2
申请日：2022-06-08
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L27/085 , H01L27/092 , H01L29/778
Abstract: 一种增强型N沟道和P沟道GaN器件集成结构，包括衬底，在衬底上依次设铝氮成核层、铝氮镓缓冲层、氮化镓沟道层和铝镓氮势垒层，铝镓氮势垒层和氮化镓沟道层被隔离层分割；隔离层一侧设有P沟道器件，包括第一P型氮化镓层，在第一P型氮化镓层上依次设第一氮化镓隔离层和第一P+型氮化镓层，在第一P+型氮化镓层上设第一源、栅极和第一漏极，第一栅极陷入第一P+型氮化镓层，其间设有栅极介质层；在隔离层的另一侧设有N沟道器件，包括第二源极、第二P型氮化镓层和第二漏极，第二源、漏极分别位于第二P型氮化镓层的两侧，在第二P型氮化镓层上方依次设有第二氮化镓隔离层、第二P+型氮化镓层和第二栅极。
-
公开(公告)号：CN117650689A
公开(公告)日：2024-03-05
申请号：CN202311616650.4
申请日：2023-11-30
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提供了一种非隔离谐振栅极驱动电路，包括PMOS驱动网络、NMOS钳位电路和电感器，PMOS驱动网络和NMOS钳位电路均并联在电感器的两端，其中：PMOS驱动网络的输入信号由函数发生器后接驱动芯片提供，输入信号经过PMOS驱动网络、NMOS钳位电路和电感器处理后从输出端口vgsr1和输出端口vgsr2输出驱动信号，NMOS钳位电路用于控制输出端口vgsr1和输出端口vgsr2的状态发生改变，电感器分别与NMOS钳位电路中栅极电容Cgsr1和栅极电容Cgsr2形成LC谐振，用于将驱动电路的关断过程的能量回收用于驱动电路的开通过程。本发明的器件数量少，节省了成本和空间，有利于小型化、集成化，同时，本发明的控制信号简单，简化了控制信号的复杂性，提高了系统稳定性。
-
Patent Agency Ranking
公开(公告)号：CN116845110A
公开(公告)日：2023-10-03
申请号：CN202310914496.2
申请日：2023-07-25
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种具有低续流损耗的功率半导体器件及其制造方法。器件包括金属、重掺杂第一导电类型衬底及外延层、第二导电类型体区、第一导电类型增强源区和重掺杂第二导电类型体接触区，第一导电类型半导体区，增强源区之下且贯穿体区的第一导电类型半导体层、介质层一、栅电极、介质层二、金属。方法：在重掺杂衬底上制得第一导电类型外延层；在外延层上形成第二导电类型体区；在体区上形成增强源区；在增强源区下方形成第一导电类型半导体层且贯穿体区；在体区上形成体接触区；在体区中形成第一导电类型半导体区；退火激活杂质；器件上表面生长介质层一、多晶硅、介质层二、栅电极；在增强源区和接触区生成金属，背面淀积金属。
-
公开(公告)号：CN116780865A
公开(公告)日：2023-09-19
申请号：CN202310685994.4
申请日：2023-06-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提供一种多路输出的隔离式谐振栅极驱动电路，该驱动电路包括PWM发生器、MOS驱动网络、多绕组隔离变压器、钳位电路；其中，MOS驱动网络中作为驱动管的第一PMOS管、第二PMOS管的栅极控制信号分别由第一PWM发生器、第二PWM发生器和后接第一栅极驱动器、第二栅极驱动器提供，MOS驱动网络的输出经过多绕组隔离变压器输出给钳位电路，钳位电路的输出信号作为LLC‑DCX原边开关管和副边同步整流管的栅驱动信号，驱动LLC‑DCX的原边开关管和副边同步整流管。利用隔离式谐振栅极驱动电路中多绕组隔离变压器的励磁电感和LLC‑DCX初级侧功率开关管、次级侧整流管的栅极电容产生谐振，恢复存储在功率开关管和整流管栅极电容的能量，从而降低栅极驱动电路的损耗。
-
公开(公告)号：CN115763562A
公开(公告)日：2023-03-07
申请号：CN202211474364.4
申请日：2022-11-23
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种能降低导通电阻的高迁移率碳化硅N型LDMOS器件，包括N型衬底，N型衬底上设有P型外延，在N型衬底上设有N型阱区、第一P型重掺杂区、第一N型重掺杂区及连接于源极的第二P型重掺杂区，在N型阱区内设有连接于漏极的第二N型重掺杂区，第一P型重掺杂区、第一N型重掺杂区及第二P型重掺杂区相连接，在第二N型重掺杂区、N型阱区、第一P型重掺杂区、第一N型重掺杂区、第二P型重掺杂区及P型外延的表面设有氧化层，在P型外延上设有作为所述器件栅极的多晶硅沟槽栅极且多晶硅沟槽栅极向P型外延内延伸，在P型外延内设有N型埋层，N型埋层的一端接于所述器件的沟道，另一端连接于N型阱区。
-
公开(公告)号：CN115117154A
公开(公告)日：2022-09-27
申请号：CN202210712859.X
申请日：2022-06-22
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/10 , H01L29/06 , H01L29/40 , H01L29/417 , H01L29/78
Abstract: 本发明公开了一种具有高续流能力的鳍式氮化镓器件，包括：金属漏电极，第一高掺杂层，具有鳍式结构的缓冲层，具有第一鳍柱、第二鳍柱、第三鳍柱、第四鳍柱的元胞区和具有第五鳍柱、第六鳍柱的终端区；第一、第四、第五鳍柱的顶表面叠设第二高掺杂层、金属源电极，并通过其外侧的金属栅电极实现器件的正向工作状态，第二、第六鳍柱通过顶表面及外侧的第二金属源电极实现器件的反向工作状态，第三鳍柱的顶表面及外侧设有第三介质层，用于隔离第二鳍柱与第四鳍柱；本发明器件具有高续流能力、高击穿电压、低开关损耗以及高工艺集成度等优势。
-
公开(公告)号：CN114361253A
公开(公告)日：2022-04-15
申请号：CN202111638905.8
申请日：2021-12-29
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/732 , H01L29/737 , H01L21/34 , H01L21/02 , H01L21/363 , C23C14/35 , C23C14/04 , C23C14/08 , C23C14/58
Abstract: 本发明涉及一种氧化物半导体双极型晶体管及其制造方法，所述晶体管包括：基底；集电极，位于所述基底上；n型集电区，形成于所述集电极之上；p型基区，形成于所述n型集电区之上；n型发射区，形成于所述p型基区之上；基极，形成于所述p型基区之上靠近边缘位置；发射极，位于所述n型发射区上。本发明还提供了一种半导体双极型晶体管的制备方法，所有材料制备均可通过磁控溅射实现，操作简单，工艺成本较低。在沉积氧化物半导体薄膜时，通过选择合适的磁控溅射工艺过程中氩气与氧气的通气比例，以及退火环境和氛围，成功调整了薄膜中电子或空穴的浓度，使该器件成功实现双极型晶体管的特性。
-
-
-
-
-
-
-
-
-
Search Results
1090
records
(took 0.032 seconds)
