-
公开(公告)号：CN101226765B
公开(公告)日：2013-01-30
申请号：CN200710300390.4
申请日：2007-11-21
Applicant: 三星电子株式会社
Inventor： 边大锡
IPC: G11C7/10
CPC classification number: G06F13/1684
Abstract: 一种用于从包括多个存储器芯片的多芯片存储器器件中读取状态数据的方法，所述方法包括：向多个存储器芯片提供请求输出状态数据的命令；以及通过多芯片存储器器件的多个通道接受多个存储器芯片的状态数据。所述状态数据的读取方法有助于缩短用于接受多芯片存储器器件的状态数据的等待时间，提高操作速度。
-
公开(公告)号：CN101369453A
公开(公告)日：2009-02-18
申请号：CN200810171455.4
申请日：2008-04-25
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C8/10 , G11C8/12 , G11C29/806 , G11C29/844
Abstract: 一种闪存存储器设备，包括多个存储块，解码器，配置成响应块选择信号选择至少一个所述存储块，以及控制器，配置成响应于块地址产生所述块选择信号。当块地址对应不良块时，所述控制器产生块选择信号以使得所述解码器中断对应于块地址的存储块的选择。
-
公开(公告)号：CN101226765A
公开(公告)日：2008-07-23
申请号：CN200710300390.4
申请日：2007-11-21
Applicant: 三星电子株式会社
Inventor： 边大锡
IPC: G11C7/10
CPC classification number: G06F13/1684
Abstract: 一种用于从包括多个存储器芯片的多芯片存储器器件中读取状态数据的方法，所述方法包括：向多个存储器芯片提供请求输出状态数据的命令；以及通过多芯片存储器器件的多个通道接受多个存储器芯片的状态数据。所述状态数据的读取方法有助于缩短用于接受多芯片存储器器件的状态数据的等待时间，提高操作速度。
-
公开(公告)号：CN101197190A
公开(公告)日：2008-06-11
申请号：CN200710306192.9
申请日：2007-09-06
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C2211/5646
Abstract: 一种对多层非易失性存储器编程的方法。多个多位存储单元能够存储不同层的可用于表示数据的电荷，所述由最低有效位(LSB)和最高有效位(MSB)表示的数据被首先以LSB然后以MSB编程。当编程过的存储单元具有小于电压VR1的阈值电压时存储第一值，当具有大于电压VR1并小于电压VR2的阈值电压时存储第二值，当具有大于电压VR2并小于电压VR3的阈值电压时存储第三值。当期望存储单元存储第四值时，每一个单元具有大于电压VR3的阈值电压。VR1小于VR2，VR2小于VR3。标识单元被编程为具有大于VR3的阈值电压以指示MSB数据已经被编程。
-
公开(公告)号：CN101154463A
公开(公告)日：2008-04-02
申请号：CN200710004056.4
申请日：2007-01-23
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器件，所述器件包括第一泵时钟产生器，配置用于基于第一电源电压产生第一泵时钟信号。所述器件还包括第一电荷泵，配置用于响应于第一泵时钟信号产生第一泵输出电压。所述器件还包括第二泵时钟产生器，配置用于基于第一泵输出电压产生第二泵时钟信号。所述器件还包括第二电荷泵，配置用于响应于第二泵时钟信号产生第二泵输出电压。所述器件还包括第三泵时钟产生器，配置用于基于第一电源电压产生第三泵时钟信号。所述器件还包括第三电荷泵，配置用于响应于第三泵时钟信号产生第三泵输出电压。
-
Patent Agency Ranking
公开(公告)号：CN1929028A
公开(公告)日：2007-03-14
申请号：CN200610006392.8
申请日：2006-01-20
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C8/08 , G11C16/08
Abstract: 本发明涉及一种NAND类型的非易失性半导体存储器件，其包括单元串，单元串包括伪单元，伪单元插入在所提供的串选择晶体管和非易失性存储单元之间，并且串行连接到所提供的串选择晶体管和非易失性存储单元。该NAND类型的非易失性半导体存储器件还包括适合用于激活伪字线以选通伪单元的伪字线驱动器。
-
公开(公告)号：CN112732173B
公开(公告)日：2024-10-01
申请号：CN202011161755.1
申请日：2020-10-27
Applicant: 三星电子株式会社
IPC: G06F3/06 , G06F12/02 , G06F12/06 , G06F12/0882
Abstract: 一种存储器设备，包括：第一存储区，包括具有多个每个用于根据N比特数据存取方案存储N比特数据的第一存储器单元的第一存储器单元阵列，和第一外围电路，用于控制第一存储器单元并安置在第一存储器单元阵列之下；第二存储区，包括具有多个每个用于根据M比特数据存取方案存储M比特数据的第二存储器单元的第二存储器单元阵列，和第二外围电路，用于控制第二存储器单元并安置在第二存储器单元阵列之下，第一存储区和第二存储区包括在单个半导体芯片中并共享输入和输出接口；和控制器，通过响应于接收由外部传感器获取的感测数据向感测数据应用存储在第一存储区中的权重生成计算数据，并根据权重将计算数据存储在第一存储区或第二存储区之一中。
-
公开(公告)号：CN118540942A
公开(公告)日：2024-08-23
申请号：CN202410190592.1
申请日：2024-02-20
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种存储器件。该存储器件包括：第一单元区域，包括第一存储串；第二单元区域，附接到第一单元区域，并且包括第二存储串；以及外围电路区域，附接到第一单元区域，并且包括被配置为控制第一存储串和第二存储串的外围电路，第一单元区域包括与第一存储串电连接的低层级位线、设置在外围电路区域和第一单元区域之间的低层级接合焊盘、与低层级接合焊盘连接的低层级连接过孔、设置在第一单元区域和第二单元区域之间的高层级接合焊盘，第二单元区域包括与第二存储串电连接的高层级位线、以及与高层级接合焊盘连接并从低层级连接过孔横向地偏移的高层级连接过孔。
-
-
公开(公告)号：CN118412032A
公开(公告)日：2024-07-30
申请号：CN202410118183.0
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 一种存储器设备，包括连接到多条字线的存储器单元阵列；被配置为生成时钟信号的时钟生成器；被配置为基于时钟信号生成要提供给多条字线的电压的电荷泵电路；被配置为向所选存储器块提供电压的行解码器；与字线路径并联连接的电流生成电路，电压通过该字线路径从电荷泵电路被提供给行解码器，并且该电流生成电路被配置为在参考时间内生成流经字线路径的电流；以及缺陷检测电路，被配置为通过将在参考时间之前计数的时钟信号的第一计数值与在参考时间之后计数的时钟信号的第二计数值进行比较来检测字线路径上的缺陷。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.044 seconds)
