-
公开(公告)号：CN111045517A
公开(公告)日：2020-04-21
申请号：CN201911249614.2
申请日：2019-12-09
Applicant: 重庆邮电大学
IPC: G06F3/01 , A61B5/0484
Abstract: 本发明公开了一种SSVEP视觉刺激器的设计方法，所述方法可用于设计脑-机接口视觉刺激器，具有闪烁频率稳定，准确性高，同步性好的优点。所述视觉刺激器控制视觉刺激图形呈一定频率明暗变化，变化规律按正弦波的形式。通过调节刺激图形每一帧的灰度值，可以实现刺激闪烁，所述视觉刺激频率的可实现的频率范围大。所述视觉刺激频率产生模块可以通过对正弦信号进行采样的方式，计算得到不同频率下，每帧所对应的幅值和灰度值。将不同频率和所对应灰度值通过VGA接口在计算机显示器上显示来实现视觉刺激；所述视觉刺激器可通过图形用户界面对视觉刺激范式进行信息传输，和参数的设置及修改。
-
公开(公告)号：CN106528045B
公开(公告)日：2018-12-04
申请号：CN201611040149.8
申请日：2016-11-11
Applicant: 重庆邮电大学
IPC: G06F7/50
Abstract: 本发明涉及一种基于可逆逻辑门的4位可逆加/减法器，该4位可逆数值比较器与所述4位可逆超前进位加法器连接；还包括一个4位可逆控制电路，该4位可逆控制电路分别与所述4位可逆超前进位加法器和4位可逆控制电路连接；其量子代价QC＝82+41+107＝230，输入/输出引脚16；输入引脚包含：一个进位输入端Cin、一个控制端Ctrl、6个常量输入端均为‘0’，操作数A、B各4位；输出引脚包含：10个垃圾输出位、1个进位输出端Cout、一个正负标志位sign’、4位输出‘和/差’。本发明能够大幅度减小器件的功耗，降低延时，同时具有加法、减法功能，并具有量子代价低、传输引脚少的特点。
-
公开(公告)号：CN117932435A
公开(公告)日：2024-04-26
申请号：CN202410107340.8
申请日：2024-01-25
Applicant: 重庆邮电大学
IPC: G06F18/241 , G06N20/20
Abstract: 本发明属于工业互联网大数据与机器学习领域，涉及基于混合采样和动态集成学习的漂移数据流分类方法，包括：对数据流进行分块，得到数据区块；利用混合采样技术对数据区块进行混合采样，得到平衡数据集；利用平衡数据集生成候选分类器池；利用改进的KNORA‑E算法根据候选分类器池和平衡数据集构建最佳分类集成模型；根据最佳分类集成模型计算分类结果，根据分类结果计算评估指标，根据评估指标更新最佳分类集成模型的权重；本发明通过使用改进的KNORA‑E算法，综合考虑不同分类器的局部特性、复杂度、训练时间以及构建时间，根据数据的变化动态选择适合的基分类器，提高模型的性能和泛化能力。
-
公开(公告)号：CN117749145A
公开(公告)日：2024-03-22
申请号：CN202311677528.8
申请日：2023-12-07
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种抗PVT变化的三态比较器电路，其中包括主比较器、副比较器、主比较器时钟模块、副比较器时钟模块、异或门、与门和非门。主比较器接输入信号；副比较器的输入电压为该比较器设计精度的1/4；异或门用于判断比较器是否得到比较结果；主比较器时钟模块用于产生两个时钟信号；与门的输出信号是第三态的标志信号，若为高电平，则使主比较器时钟模块输出的时钟信号拉低，使比较器进入复位阶段。常规比较器输出有A＞B或A＜B两种状态，本发明技术方案则引入了第三种状态，即输入信号的差值小于比较器设计精度的1/4，可在抑制比较器亚稳态的同时得到更高比较精度，且该电路具有抗PVT变化的特性，适用于异步SAR模数转换器中。
-
公开(公告)号：CN111027013B
公开(公告)日：2023-05-26
申请号：CN201911257971.3
申请日：2019-12-10
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种支持DAB和CDR的多模式可配置FFT处理器及方法，所述FFT处理器包括顶层控制模块、地址产生模块和可配置运算电路模块，所述可配置运算电路模块包括蝶形运算单元、输入控制单元和旋转因子生成单元，所述FFT处理器接收到的配置信息通过所述顶层控制单元进行解析得到工作模式、运算点数和蝶形运算层数，使用所述工作模式对所述蝶形运算单元进行可配置性的重构，通过重构蝶形运算结构进行DAB和CDR两种标准不同模式下的不同运算点数的任意配置和运算，所述FFT处理器兼容DAB和CDR两种标准且能快速重构具有不同运算功能处理单元，提高了运算效率、减少资源消耗且降低了电路面积。
-
Patent Agency Ranking
公开(公告)号：CN112953934A
公开(公告)日：2021-06-11
申请号：CN202110184365.4
申请日：2021-02-08
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种DAB低延迟实时语音广播的方法，属于数字信号广播技术领域，包括步骤：S1：采集音频；S2：采用码率为9.6kbps，带宽为NB、WB或SWB模式的EVS进行编码，将每个EVS帧封装进1个DAB的FIB中；S3：采用DAB模式III合成DAB传输帧，并将连续6个包含EVS帧的FIB按照一定规则分配在5个DAB传输帧内进行发射；S4：接收DAB帧，并采用EVS解码，播放音频。还涉及一种DAB低延迟实时语音广播系统。本发明免去了通过DAB主业务信道传输音频存在的时间交织延迟并大幅缩短了编解码时间，实际系统的整体延迟不超过100ms，低于人耳可感延迟，从而实现基于DAB的低延迟的实时语音广播。
-
公开(公告)号：CN110994102B
公开(公告)日：2021-06-08
申请号：CN201911222514.0
申请日：2019-12-03
Applicant: 重庆邮电大学
IPC: H01P5/04
Abstract: 本发明公开了一种分配路数和分配比可重构功分器，包括n个分支线耦合器、2n+1个π型等效传输线、2n+1个端口微带线和n‑1条连接微带线；第一级分支线耦合器的射频信号输入接口连接射频信号输入端口微带线P1，其余分支线耦合器的射频信号输入接口均各通过一条连接微带线连接在上一个分支线耦合器的一个射频信号输出接口上；分支线耦合器的其余射频信号输出接口各通过一个π型等效传输线连接一条端口微带线；π型等效传输线的变容二极管上还并联有直流偏置电压接入模块。本发明的功率分配器分配路数和分配比同时可调，且分配比例在一定范围内连续可调，具有易于实现的优点，解决了传统功分器的难以实现分配路数和分配比同时可调的问题。
-
公开(公告)号：CN111027013A
公开(公告)日：2020-04-17
申请号：CN201911257971.3
申请日：2019-12-10
Applicant: 重庆邮电大学
Abstract: 本发明公开了一种支持DAB和CDR的多模式可配置FFT处理器及方法，所述FFT处理器包括顶层控制模块、地址产生模块和可配置运算电路模块，所述可配置运算电路模块包括蝶形运算单元、输入控制模块、旋转因子生成单元和乘旋转因子单元，所述FFT处理器接收到的配置信息通过所述顶层控制单元进行解析得到工作模式、运算点数和蝶形运算层数，使用所述工作模式对所述蝶形运算单元进行可配置性的重构，通过重构蝶形运算结构进行DAB和CDR两种标准不同模式下的不同运算点数的任意配置和运算，所述FFT处理器兼容DAB和CDR两种标准且能快速重构具有不同运算功能处理单元，提高了运算效率、减少资源消耗且降低了电路面积。
-
公开(公告)号：CN110190921A
公开(公告)日：2019-08-30
申请号：CN201910464100.2
申请日：2019-05-30
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种基于DMB的考场同步信息接收及显示终端，包括天线、DMB接收模块、音频播放模块、LED显示模块和LED点阵屏。DMB接收模块将DMB信号经天线接收、RF调谐、模数转换、信道解码和解复用后，得到音频数据流与文本数据流；音频数据流经音频解码后，通过DAC和功放驱动喇叭播放；文本数据流经单片机读出后送入LED驱动卡；LED驱动卡将文本数据转化为像素信息，并通过扫描方式驱动LED点阵屏显示；音频数据流包含考场音频指令，文字数据流包含时间和文字指令，两类信息通过所述终端在所有考场同步播放和显示，保证了各考场的时间及指令的严格同步，避免了因时间或指令不同步导致的不公平情况。
-
公开(公告)号：CN106599424A
公开(公告)日：2017-04-26
申请号：CN201611101611.0
申请日：2016-12-05
Applicant: 重庆邮电大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于微电子工艺的智能化结构变换系统，包括控制单元、电源单元，以及八个或八个以上的受控单元；控制单元用于发出控制信号和时钟信号；每个受控单元包括壳体、电磁力发生器和信号响应模块，采用微电子工艺将壳体、信号响应模块和电磁力发生器集成在一起，可构成一种利用控制信号控制电磁力有无的受控单元，然后将大量的受控单元集成在一起，可通过控制设备发出控制信号控制受控单元的电磁力，使得受控单元能够相互移动和变换形成任意结构的模型。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.023 seconds)
