-
公开(公告)号：CN114843364B
公开(公告)日：2024-01-23
申请号：CN202210429085.X
申请日：2022-04-22
Applicant: 西安电子科技大学
IPC: H01L31/108 , H01L31/0224 , H01L31/0336 , H01L31/18
Abstract: 本发明公开了一种β‑氧化镓/4H‑碳化硅异质结超高温紫外探测器及其制备方法，探测器包括：由下至上依次设置的N+型4H‑SiC衬底、N‑型4H‑SiC外延层和β‑Ga2O3功能层。所述β‑Ga2O3功能层上设置有第一金属电极层和第二金属电极层，所述第一金属电极层和所述第二金属电极层上均设置有第三金属电极层；所述第一金属电极层与所述第一金属电极层上的第三金属电极层形成欧姆接触，所述第二金属电极层与所述第二金属电极层上的第三金属电极层形成肖特基接触。本发明的紫外光电探测器通过β‑Ga2O3/4H‑SiC异质结结构既能够实现高温探测功能，又能够具有较高的响应度。同时，第一金属电极、第
-
公开(公告)号：CN113990547B
公开(公告)日：2024-01-23
申请号：CN202111176816.6
申请日：2021-10-09
Applicant: 西安电子科技大学
IPC: G21H1/06
Abstract: 本发明涉及一种具有栅电极表面场的平面PiN型β辐照电池及制备方法，辐照电池包括PiN单元和位于PiN单元上的放射性同位素单元，PiN单元包括N型掺杂4H‑SiC衬底、N型掺杂4H‑SiC外延层、P型离子注入区、N型欧姆接触电极、第一钝化层、第二钝化层、P型欧姆接触电极和栅电极，其中，P型离子注入区位于N型掺杂4H‑SiC外延层的表层中，形成分布式P型区；P型欧姆接触电极位于P型离子注入区上，且与第一钝化层相间设置；栅电极设置在第一钝化层上，且与P型欧姆接触电极交错分布。该辐照电池降低了β射线在P型区中的能量沉积，弱化了器件表面复合作用，提升了欧姆接触电极对辐照产生的载流子的收集效率，达到了提升β辐照电池能量转换效率的目的。
-
公开(公告)号：CN117393594A
公开(公告)日：2024-01-12
申请号：CN202311436653.X
申请日：2023-10-31
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种低导通损耗和低关断损耗的可变电导IGBT，包括：N型发射区、P型基区、N型载流子存储层、P阱、N型漂移区、P型JFET源区、栅电极、N型JFET栅极区和P型JFET沟道区，其中，P阱、N型漂移区、N型载流子存储层和P型基区自下而上依次设置；栅电极由P型基区的上表面贯穿至N型漂移区的内部；P型JFET沟道区由P型基区的上表面贯穿至P阱的上表面或内部；N型JFET栅极区位于P型JFET沟道区的两侧；P型JFET源区位于P型JFET沟道区的上表层中。通过在P阱中引入JFET结构使得N型载流子存储层的掺杂浓度NCS对击穿电压BV无影响，且能实现低导通压降Von和低关断损耗能量Eoff。
-
公开(公告)号：CN117348810A
公开(公告)日：2024-01-05
申请号：CN202311296408.3
申请日：2023-10-08
Applicant: 西安电子科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种横纵向摆放地址的RAM阵列的数据高效存取方法，涉及数字电路设计技术领域，解决了现有技术中在访问请求的地址以及控制逻辑，不能保证RAM阵列中每个RAM模块都会被访问到，造成RAM资源浪费，性能下降等问题；该方法包括：将2n个RAM排列为矩形RAM阵列，并建立待存储数据与矩形RAM阵列中每一个RAM之间的映射关系，其中，映射关系包括位置关系与地址关系；在一个RAM时钟周期内，利用映射关系和控制信号将待存储数据进行横向存储或纵向存储在矩形RAM阵列，完成对待存储数据的存储；读取矩形RAM阵列中每个RAM中的数据，完成待存储数据在矩形RAM阵列中的临时存储，实现了不存在闲置状态的RAM模块，避免了RAM资源浪费，且减小了RAM的分布面积。
-
公开(公告)号：CN112039506B
公开(公告)日：2023-08-08
申请号：CN202010740504.2
申请日：2020-07-28
Applicant: 西安电子科技大学
IPC: H03K17/16
Abstract: 本发明涉及一种SiC MOSFET开关器件的驱动集成电路，包括：电压幅值转换模块、欠压保护模块、保护执行模块、输出缓冲模块和米勒平台改善模块。该驱动集成电路改善了功率管在开通过程中的VGS平台，使VDS下降速度加快，降低了损耗，避免了通过牺牲开关速度、增加开关损耗来换取振荡和过冲的减小，同时避免了电流尖峰；另外，本发明将驱动电路设计为集成电路大大减小了电路面积。
-
Patent Agency Ranking
公开(公告)号：CN116467842A
公开(公告)日：2023-07-21
申请号：CN202310191010.7
申请日：2023-03-01
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种CMOS掺杂参数工艺‑设计协同校准及优化方法，包括：获取尺寸不同的多个CMOS器件的工作条件、特性数据、初始掺杂参数和结构参数；从特性数据中选择出原始第一端特性值和原始第二端特性值；基于工作条件、结构参数和初始掺杂参数，通过对每个CMOS器件的第一特性的仿真，以及对初始掺杂参数的调整，确定至少两组参数；在至少两组参数下，每个CMOS器件的第一仿真端特性值与该CMOS器件的第一原始端特性值之间的误差值小于第一预设阈值；采用至少两组参数对每个CMOS器件的第二特性仿真，根据仿真结果得到多个CMOS器件各自的第二仿真端特性值；根据多个CMOS器件的第二原始端特性值和第二仿真端特性值，从至少两组参数中选择一组目标参数。
-
公开(公告)号：CN116387362A
公开(公告)日：2023-07-04
申请号：CN202310301789.3
申请日：2023-03-24
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明涉及一种集成HJD的SiC UMOSFET器件及其制备方法，包括：金属化漏极、N+衬底区、N‑外延区、N‑csl区、P‑base区、P+埋层、两个P+注入区、N+注入区、P+PolySi区、栅介质层、N‑PolySi栅极和金属化源极。其中，N‑PolySi栅极的深度大于P‑base区，P+埋层和第二P+注入区的深度相同并且大于沟槽深度。源极与第一P+注入区、N+注入区之间的接触界面为欧姆接触，P+PolySi区与N‑外延区的界面为异质结接触。本发明在器件内集成了异质结二极管结构，提高了元胞面积的利用率，进一步减小开启电压，减小了器件的开关损耗，并通过P+埋层和P+注入区提高了器件的耐压能力。
-
公开(公告)号：CN113794451B
公开(公告)日：2023-06-30
申请号：CN202110920111.4
申请日：2021-08-11
Applicant: 西安电子科技大学
Abstract: 本发明提供的一种基于振荡负阻特性的低功耗单端反射放大器电路，通过确定工作频率区间并选择在工作频率区间的射频信号，在符合偏置条件的直流偏置电压下工作，产生负电阻对接收的射频信号进行负放大；将负阻放大模块放大的射频信号在选频模块，负阻放大模块、以及反馈模块之间形成的闭环回路中反馈，以维持负阻放大模块持续工作；对射频信号持续进行负阻放大并输出。本发明采用E类振荡器的设计原理，实现负阻特性的反射放大功能，功耗能够达到个位数的毫瓦级别，功耗低，利于应用于射频识别系前端；并且反射放大器电路结构简单，使用单个晶体管设计负阻放大，不会额外占用过多的芯片面积，更加方便集成，更加方便适用于射频识别系统中。
-
公开(公告)号：CN113486618B
公开(公告)日：2022-09-09
申请号：CN202110535092.3
申请日：2021-05-17
Applicant: 西安电子科技大学
IPC: G06F30/373
Abstract: 本发明公开了一种半导体器件大信号特性的表征方法，该方法包括：获取半导体器件，并建立大信号模型拓扑；根据预设直流经验基模型、预设交流经验基模型和大信号模型拓扑，确定经验基宏模型；获取预先采集得到的大信号特性测试数据，并对经验基宏模型中的待拟合参数进行参数估计，得到第一参数；对第一参数进行调谐，得到第二参数；根据第二参数，对经验基宏模型进行优化，并根据优化后的经验基宏模型表征半导体器件的大信号特性。此种设计方式无需将半导体器件电流模型分为本征和非本征两部分，并且能够避免建立繁琐的耗尽电荷模型，使其提取过程更加便捷，进而节省计算机硬件资源和计算时间，同时也有利于保证待拟合参数的拟合精度。
-
公开(公告)号：CN114883384A
公开(公告)日：2022-08-09
申请号：CN202210325718.2
申请日：2022-03-30
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/10 , H01L29/739 , H01L29/78
Abstract: 本发明公开了一种三维条形元胞结构，包括：第一导电类型外延区，位于第一导电类型外延区内的第二导电类型阱区，位于第二导电类型阱区内的回形第一导电类型源区，以及位于回形第一导电类型源区内的第二导电类型体区；其中，沿水平方向，第一导电类型外延区、第二导电类型阱区、回形第一导电类型源区以及第二导电类型体区上均设有高度和宽度相同的若干凸起或者凹槽，以在条形元胞结构上形成若干一字型台面结构或者若干一字型凹槽结构。该结构使得器件除了拥有平行于元胞表面的平行沟道外，还拥有垂直于元胞表面的垂直沟道，从而提升了沟道密度，降低了沟道的导通电阻，进而提升了器件的通流能力。
-
-
-
-
-
-
-
-
-
Search Results
851
records
(took 0.053 seconds)
