-
公开(公告)号：CN110688815A
公开(公告)日：2020-01-14
申请号：CN201910864994.4
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/3308
Abstract: 本发明提供一种基于访存码型的存储接口电路混合建模仿真方法，涉及仿真分析技术领域，该方法包括以下步骤：S1：建立包含数据组信号和地址组信号的访存信号通道模型；S2：分析并定义数据组信号和地址组信号之间的相位关系；S3：分别为数据组、地址组信号添加恰当的激励源；S4：对比分析获取导致Worst Case波形的关键因素；S5：通过正向设计解决关键影响因素，并重复执行步骤S1至S4。本发明一种基于访存码型的存储接口电路混合建模仿真方法有利于优化存储系统访存通道设计，有利于优选DDR接口电路参数组合，在设计初期能够有效规避设计风险，在运行阶段有利于实际存控故障定位。
-
公开(公告)号：CN110677990A
公开(公告)日：2020-01-10
申请号：CN201910846472.1
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于双面盲孔印制板工艺的新型存储结构，包括绝缘印制电路板、设于绝缘印制电路板一端面的FPGA，绝缘印制电路板包括依次设置的上盲板、芯板、下盲板，绝缘印制电路板靠近现场可编程逻辑门阵列FPGA的一端面均匀排列有若干个第一存储体单元，绝缘印制电路板另一端面均匀排列有与第一存储体单元相对应的第二存储体单元；上盲板与下盲板内分别设有第一布线层、第二布线层，第一存储体单元与第二存储体单元的各排线端分别与第一布线层、第二布线层的相应电连接节点固接；绝缘印制电路板在两端分别设置有贯穿整个绝缘印制电路板的第一通孔条，其中一组第一通孔条设于可编程逻辑门阵列FPGA下方。
-
公开(公告)号：CN110620965A
公开(公告)日：2019-12-27
申请号：CN201910867711.1
申请日：2019-09-14
Applicant: 无锡江南计算技术研究所
IPC: H04Q11/00
Abstract: 本发明提供的一种576端口交换机的互连结构及设置方法，通过设置多个水平插件板，并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率，从而实现了交换机光纤端口数量的扩展；本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔，进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连，同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连，从而避免了寄生电容的产生，维护了信号传输质量。
-
公开(公告)号：CN102930080B
公开(公告)日：2015-01-14
申请号：CN201210380057.X
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供了一种背板大小孔钻孔数据处理方法以及背板制造方法。根据本发明的背板大小孔钻孔数据处理方法包括：第一步骤：为所有高速差分信号线设置标签参数；第二步骤：查找带标签参数属性关键字的信号线，并分析信号线中是否有压接通孔；第三步骤：确定信号转接层厚是否满足大小孔使用要求；第四步骤：查找有满足大小孔使用要求的通孔，并根据查找结果生成标准PCB生产坐标文件。本发明提供了一种高速背板大小孔钻孔数据处理方法，其使用简便，可以让PCB设计者快速高效的处理大小孔生产数据，免去了其人工编辑钻孔数据的相关缺点，具有高效、准确的优点。
-
公开(公告)号：CN102800644B
公开(公告)日：2014-12-24
申请号：CN201210324768.5
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H01L23/498 , H01L23/12 , H01L21/58 , H01L21/60
CPC classification number: H01L2224/49171 , H01L2924/30107 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了一种DDR信号布线封装基板以及DDR信号布线封装方法。在芯片上对称放置多个DDR存储控制模块。在芯片之外的区域中，与多个DDR存储控制模块相对应地对称布置多个存储控制信号引脚。利用对称布置的多个DDR信号线将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。DDR信号布线封装基板包括依次层叠的地平面层、第一介质层、DDR信号层、第二介质层、以及DDR接口电源平面层；其中DDR接口电源平面层和地平面层同时选择作为DDR信号的参考平面层。通过对称布置的多个DDR信号过孔，将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。参照多个DDR信号过孔的位置相应地对称布置多个地孔。
-
Patent Agency Ranking
公开(公告)号：CN102880216B
公开(公告)日：2014-04-16
申请号：CN201210372475.4
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G05F1/56
Abstract: 本发明提供了一种多路受控电压源的直流压降仿真方法。使用多个理想电流源代替多路受控电压源的多个电源模块，使用不带内阻的理想电压源代替负载芯片，由此进行电源完整性仿真，以得到负载芯片到各电源模块供电路径的直流压降。将供电路径直流压降、电源模块内阻压降与相应负载芯片位置的固定电压相加，以得出该电源模块的输出电压值。使用单个理想电流源代替负载芯片，按照多路受控电压源的各路电源模块所分担的输出电流的总和来设置所述单个理想电流源的总输出电流值，并且使用多个带内阻的理想电压源代替多路受控电压源的多个电源模块，由此进行电源完整性仿真，以得到负载芯片到各电源模块的直流压降，从而得到各电源模块的输出电流。
-
公开(公告)号：CN102104008B
公开(公告)日：2013-04-24
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN103049586A
公开(公告)日：2013-04-17
申请号：CN201110309029.4
申请日：2011-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法以及电源分配系统的协同仿真方法。所述电源分配系统目标阻抗的获取方法包括：基于负载芯片的电学特性，获取电源分配系统对所述负载芯片的时域翻转电流；将所述时域翻转电流转换为频域翻转电流；获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。本发明的技术方案，得到了电源分配系统的准确的目标阻抗，防止了对电源分配系统的去耦电容的过设计，减小了电源分配系统的成本。
-
公开(公告)号：CN102800649A
公开(公告)日：2012-11-28
申请号：CN201210325656.1
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H01L23/522
Abstract: 本发明提供了一种多层封装基板以及封装件。根据本发明的多层封装基板包括：依次层叠的上积层、芯板层以及下积层；其中，所述上积层的芯片区域中布置了多个上积层过孔；所述下积层的芯片区域中布置了多个下积层过孔；其中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，以使得下积层的芯片区域中的下积层过孔的密度趋近于上积层的芯片区域中的上积层过孔的密度。由此，可平衡封装基板内上积层与下积层之间的芯片区域的过孔密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。
-
公开(公告)号：CN102104008A
公开(公告)日：2011-06-22
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.038 seconds)
