-
公开(公告)号：CN118571914A
公开(公告)日：2024-08-30
申请号：CN202311077772.0
申请日：2023-08-25
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/08 , H01L29/739
Abstract: 提供能够降低损失的半导体装置。根据实施方式，半导体装置包括第1、2电极、第1布线、半导体层、以及第1、2控制电极。第2电极的至少一部分配置于元件区域。第1布线配置于第1布线区域。半导体层设置于第1电极与2电极之间、以及第1电极与第1布线之间。半导体层包括第1～第7半导体区域。第5半导体区域配置于第1布线区域，是第1导电类型。第6半导体区域配置于第1布线区域，是第2导电类型。第1控制电极隔着第1绝缘部与第1、2半导体区域相向。第2控制电极隔着第2绝缘部与第1、2、7半导体区域相向。
-
公开(公告)号：CN118507512A
公开(公告)日：2024-08-16
申请号：CN202311076085.7
申请日：2023-08-25
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/08 , H01L29/78 , H01L29/417 , H01L29/47
Abstract: 提供能够降低体二极管的正向电压的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第3导电部、第1绝缘部以及半导体部。从第1导电部向第2导电部的方向沿着第1方向。从第2导电部向第3导电部的方向沿着与第1方向交叉的第2方向。第1绝缘部包括设置于第2导电部与第3导电部之间的第1绝缘区域。半导体部包括设置于第1导电部与第2导电部之间的第1半导体区域和设置于第2导电部与第1绝缘区域之间的第2半导体区域。第2导电部包括与第1半导体区域肖特基接合的第1导电区域和与第2半导体区域肖特基接合的第2导电区域。在半导体部为n型的情况下，第1导电区域的功函数低于第2导电区域的功函数。
-
公开(公告)号：CN115440819A
公开(公告)日：2022-12-06
申请号：CN202210069128.8
申请日：2022-01-21
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 提供能够提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包括第1～第3电极、第1导电构件半导体构件以及第1绝缘构件。第1绝缘构件包括第1～第3位置。第1绝缘构件在第3位置处包含第1元素，该第1元素包括从包括氮、铝、铪以及锆的群选择的至少一个元素。第1绝缘构件在第1位置以及第2位置处不包含第1元素。或者，第1位置处的第1元素的浓度以及第2位置处的第1元素的浓度分别比第3位置处的第1元素的浓度低。
-
公开(公告)号：CN116632056A
公开(公告)日：2023-08-22
申请号：CN202210884681.7
申请日：2022-07-26
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06 , H01L29/41
Abstract: 一种半导体装置，包含第1～第4电极、半导体部件及绝缘部件。半导体部件包含第1导电型的第1半导体区域、第1导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域以及第2导电型的第6半导体区域。第3半导体区域包含第1部分区域和第2部分区域。第2部分区域在第1方向上处于第1半导体区域与第2半导体区域之间。第1部分区域在第1方向上处于第1半导体区域与第3电极之间。在与第1方向交叉的第2方向上，第3电极与第2半导体区域、第4半导体区域以及第5半导体区域重叠。第4电极在第1方向上处于第1部分区域与第3电极之间。从第4电极向第2部分区域的方向沿着第2方向。
-
公开(公告)号：CN113540242B
公开(公告)日：2023-06-27
申请号：CN202110052353.6
申请日：2021-01-15
Applicant: 株式会社东芝
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第1半导体构件、第2半导体构件、第3半导体构件、第3电极、第1导电构件以及绝缘构件。连接构件的至少一部分处于第2半导体构件的第1半导体区域与第3电极之间。绝缘构件的第5部分处于第1半导体区域与连接构件之间。第5部分与第1半导体区域以及连接构件相接。
-
Patent Agency Ranking
公开(公告)号：CN114628518A
公开(公告)日：2022-06-14
申请号：CN202110947803.8
申请日：2021-08-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第3电极、第1导电部件及第1绝缘部件。半导体部件的第4半导体区域中的缺陷密度比半导体部件的第1半导体区域的第1位置中的第1缺陷密度高。
-
公开(公告)号：CN113809178A
公开(公告)日：2021-12-17
申请号：CN202110197605.4
申请日：2021-02-22
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供一种半导体装置，能够提高特性。根据实施方式，半导体装置包括半导体部件、第1、第2电极、栅电极、栅极端子、第1导电部件、第1端子和第1绝缘部件。半导体部件包括第1导电类型的第1半导体区域、第1导电类型的第2半导体区域和第2导电类型的第3半导体区域。栅极端子与栅电极电连接。第1导电部件与第1电极、第2电极以及栅电极电绝缘。第1端子与第1导电部件电连接。第1绝缘部件包括第3半导体区域与栅电极之间的第1绝缘区域以及栅电极与第1导电部件之间的第2绝缘区域。在与输入到栅极端子的第1信号不同的定时进行切换的第2信号能够被输入到第1端子。
-
公开(公告)号：CN113224161A
公开(公告)日：2021-08-06
申请号：CN202010952414.X
申请日：2020-09-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/861 , H01L21/336 , H01L21/329
Abstract: 本发明提供一种半导体装置，能够提高特性。根据实施方式，半导体装置包括第1～第3电极、第1～第3半导体区域、第1部件以及第1绝缘部件。从第1部分区域向第1部件的方向沿着第1方向。从第3部分区域向第1部件的方向沿着第2方向。所述第1部件与第1部分区域电连接。第1部件与第2电极电连接或者能够与所述第2电极电连接。第1部件的电阻率高于所述第1部分区域的电阻率且低于第1绝缘部件的电阻率。
-
公开(公告)号：CN119677141A
公开(公告)日：2025-03-21
申请号：CN202410217287.7
申请日：2024-02-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够降低导通电阻的半导体装置。根据实施方式，半导体装置包括第1～3导电部、第1绝缘部以及半导体部。第2导电部在第1方向上与第1导电部分离。第3导电部在与第1方向交叉的第2方向上与第2导电部的一部分排列。第1绝缘部包括设置于第2导电部的一部分与第3导电部之间的第1绝缘区域。半导体部包括第1、2半导体区域，是第1导电类型。第1半导体区域设置于第1导电部与第2导电部之间。第2半导体区域设置于第2导电部的一部分与第1绝缘区域之间且与第2导电部肖特基接合。在第2导电部和第2半导体区域的界面，第1杂质偏析。在第1导电类型为n型的情况下，第1杂质包含从由砷、磷、锑以及镁构成的群选择的至少1种。
-
公开(公告)号：CN113345961B
公开(公告)日：2024-12-10
申请号：CN202010950518.7
申请日：2020-09-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/47 , H01L29/423
Abstract: 本发明提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第1半导体区域、第3导电部以及第1绝缘部。从第1导电部向第2导电部的方向沿着第1方向。第1半导体区域为第1导电类型。第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域。从第1部分区域向第2部分区域的第2方向与第1方向交叉。第3部分区域在第1方向上处于第1部分区域与第2导电部之间。第3部分区域包括与第2导电部对置的对置面。第3部分区域与第2导电部肖特基接触。从对置面向第3导电部的方向沿着第2方向。第1绝缘部包括第1绝缘区域。第1绝缘区域中的至少一部分处于对置面与第3导电部之间。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.05 seconds)
