-
公开(公告)号：CN119677141A
公开(公告)日：2025-03-21
申请号：CN202410217287.7
申请日：2024-02-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够降低导通电阻的半导体装置。根据实施方式，半导体装置包括第1～3导电部、第1绝缘部以及半导体部。第2导电部在第1方向上与第1导电部分离。第3导电部在与第1方向交叉的第2方向上与第2导电部的一部分排列。第1绝缘部包括设置于第2导电部的一部分与第3导电部之间的第1绝缘区域。半导体部包括第1、2半导体区域，是第1导电类型。第1半导体区域设置于第1导电部与第2导电部之间。第2半导体区域设置于第2导电部的一部分与第1绝缘区域之间且与第2导电部肖特基接合。在第2导电部和第2半导体区域的界面，第1杂质偏析。在第1导电类型为n型的情况下，第1杂质包含从由砷、磷、锑以及镁构成的群选择的至少1种。
-
公开(公告)号：CN119677140A
公开(公告)日：2025-03-21
申请号：CN202410217286.2
申请日：2024-02-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够提高阈值电压的半导体装置。根据实施方式，半导体装置包括第1～3导电部、第1绝缘部以及半导体部。第2导电部在第1方向上与第1导电部分离。第3导电部在与第1方向交叉的第2方向上与第2导电部的一部分排列。第1绝缘部包括设置于第2导电部的一部分与第3导电部之间的第1绝缘区域。半导体部包括第1、2半导体区域，是第1导电类型。第1半导体区域设置于第1导电部与第2导电部之间。第2半导体区域设置于第2导电部的一部分与第1绝缘区域之间且与第2导电部肖特基接合。在第2导电部和第2半导体区域的界面，第1杂质偏析。在第1导电类型为n型的情况下，第1杂质包含从由硼、铟、铝以及铍构成的群选择的至少1种。
-
公开(公告)号：CN120035175A
公开(公告)日：2025-05-23
申请号：CN202410874202.2
申请日：2024-07-02
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明涉及半导体装置。提供能抑制耐压下降的半导体装置。根据实施方式，半导体装置包含具有第1面的支撑体、第1～4导电部和半导体层。从第1面往第1导电部的方向沿着第1方向。第2导电部在第2方向与第1导电部远离。半导体层位于第1导电部与第2导电部之间。半导体层包含对置区域和第1半导体区域。第3导电部在第3方向上远离第2导电部一部分和对置区域。第4导电部在第3方向远离第1半导体区域。第1半导体区域包含第1上端区域、第1下端区域和第1中间区域。第1上端区域的第1导电类型的杂质浓度比第1中间区域的第1导电类型的杂质浓度高。第1下端区域的第1导电类型的杂质浓度比第1中间区域的第1导电类型的杂质浓度高。
-
公开(公告)号：CN118507512A
公开(公告)日：2024-08-16
申请号：CN202311076085.7
申请日：2023-08-25
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/08 , H01L29/78 , H01L29/417 , H01L29/47
Abstract: 提供能够降低体二极管的正向电压的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第3导电部、第1绝缘部以及半导体部。从第1导电部向第2导电部的方向沿着第1方向。从第2导电部向第3导电部的方向沿着与第1方向交叉的第2方向。第1绝缘部包括设置于第2导电部与第3导电部之间的第1绝缘区域。半导体部包括设置于第1导电部与第2导电部之间的第1半导体区域和设置于第2导电部与第1绝缘区域之间的第2半导体区域。第2导电部包括与第1半导体区域肖特基接合的第1导电区域和与第2半导体区域肖特基接合的第2导电区域。在半导体部为n型的情况下，第1导电区域的功函数低于第2导电区域的功函数。
-
-
-
Search Results
4
records
(took 0.027 seconds)
