-
公开(公告)号：CN111797584A
公开(公告)日：2020-10-20
申请号：CN201910216147.7
申请日：2019-03-21
Applicant: 复旦大学
IPC: G06F30/392 , G06F15/78
Abstract: 本发明属于集成电路领域，具体涉及一种基于FPGA和CPU异构计算的随机行走寄生电容参数提取方法，包括，在CPU中读取GDS版图、生成高斯面、生成初始点、切分版图以及筛选分块后，针对每个含初始点的分块，在FPGA中运行随机行走算法；CPU中完成FPGA中超出分块边界或者未触及任何导体的路径，并计算最终寄生电容结果。本发明算法简单规整，不需要复杂的空间管理策略，仍具有较高的能效比，并且处理分块的FPGA位流在一次编译生成后，可针对不同GDS版图重复利用，实用性高。本发明尤其是提出适用于随机行走寄生电容参数提取的FPGA和CPU异构计算框架；并针对该框架提出了版图切分方法，以及提高FPGA代码并行效率的优化方法。
-
公开(公告)号：CN110750948A
公开(公告)日：2020-02-04
申请号：CN201810748599.5
申请日：2018-07-06
Applicant: 复旦大学
IPC: G06F30/36 , G06F30/373 , G06F30/20
Abstract: 本发明属集成电路设计中模拟电路设计参数自动优化领域，具体涉及一种基于高斯过程模型(Gaussian Process)，采用并行贝叶斯优化(Batch Bayesian Optimization)算法的电路优化方法，本方法在每次迭代中，首先构建高斯过程模型，然后由高斯过程模型构建多个获取函数，并对这些获取函数进行多目标优化，得到获取函数的帕累托前沿(Pareto front)，并从帕累托前沿上选择多个进行电路仿真的点。该方法能大幅减少优化过程中电路的仿真次数，获得符合性能要求的模拟电路设计参数，同时可以利用并行优化技术加速电路优化。
-
公开(公告)号：CN105868427B
公开(公告)日：2019-12-20
申请号：CN201510028575.9
申请日：2015-01-20
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属半导体可制造性设计领域，具体涉及考虑深亚微米工艺扰动的SRAM快速失效概率仿真计算方法。本方法中，通过在参数空间内进行椭球体变换，并采用自适应网格划分和滑动窗口方法，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率以及参数空间的失效边界信息。本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；且仿真过程精度高、仿真次数少，能达到快速计算的目的；本发明方法不仅得到SRAM失效概率而且得到参数空间失效边界分布，有利于电路的优化设计。
-
公开(公告)号：CN109901913A
公开(公告)日：2019-06-18
申请号：CN201711308530.2
申请日：2017-12-11
Applicant: 复旦大学
Abstract: 本发明属于计算机多线程并行编程领域，涉及一种执行失败后，可控重复执行次数(N-retry)的多线程事务存储编程模型方法。本发明将原事务存储编程模型进行修改，对执行失败的事务控制重复执行次数，并通过构建任务队列，若事务执行失败，则将该事务执行的任务返回至任务队列尾部的方式，确保并行模型的正确性，并避开多线程程序中的热点资源，减少事务总执行失败次数，提高程序并发效率。本方法易用性高，能在高冲突并行算法中显著提高并行效率。
-
公开(公告)号：CN104346490B
公开(公告)日：2017-10-10
申请号：CN201310347294.0
申请日：2013-08-09
Applicant: 复旦大学
Abstract: 本发明属半导体光刻工艺可制造性设计领域，具体涉及一种三重曝光光刻工艺的版图图案分解方法。先采用矩形扩展的方法构建冲突图；然后随机产生三着色初始解，每轮优化分别依次固定一种颜色，对剩余二种颜色的冲突子图利用双重曝光图案分配方法进行双着色优化，重复迭代优化过程，直到当前最优解若干次未发生更新；最后反复调用上述步骤多次并从中挑选最优的三着色结果作为输出。本发明采用已有的双重曝光图案分配方法，采用多次计算选其最优的策略，寻找全局最优解，达到为三重曝光光刻工艺分配版图图案的目的。
-
Patent Agency Ranking
公开(公告)号：CN105893644A
公开(公告)日：2016-08-24
申请号：CN201410771314.1
申请日：2014-12-15
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路半导体制造技术领域，涉及一种电子束和双重图案光刻工艺中版图图案分解的方法。本发明将同时最小化电子束使用面积和缝合点数目的版图图案分解问题表示成删点两划分问题；所述方法包括：根据输入版图文件和冲突距离B，构建含虚拟点的冲突图G；将平面化后的冲突图上删点两划分问题转化为奇数环覆盖问题；用primal-dual方法求解奇数环覆盖问题；后处理剩余冲突边。本方法可行性高，能够在合理的时间内获得优于传统两阶段方法的求解结果，可用于解决大规模版图的图案分解问题。
-
公开(公告)号：CN103093019B
公开(公告)日：2016-08-10
申请号：CN201110346689.X
申请日：2011-11-06
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属电路分析领域，涉及一种模拟电路多参数鲁棒稳定性分布的分析方法。本发明结合模拟电路符号仿真技术、控制论中的Routh Table等稳定性判别方法、区间计算方法、高维空间切分技术和重要性采样蒙特卡洛方法，建立一个完整的模拟电路在多参数空间中鲁棒稳定性分布分析方法。该方法克服了现有技术的不足，采用区间计算方法，得到的稳定性结论是确定性的结论；采用参数轴相关性优先的切分技术，有效地提升高维参数空间中的切分效率；针对无法判定稳定性的电路参数向量集合，采用基于体积的重要性采样蒙特卡洛方法对其稳定百分比进行估算。该方法可解决模拟电路在参数空间中稳定性分布问题和稳定百分比等统计问题。
-
公开(公告)号：CN104424370A
公开(公告)日：2015-03-18
申请号：CN201310383414.2
申请日：2013-08-28
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路计算机辅助设计/电子设计自动化领域，具体涉及集成电路寄生参数提取方向中一种结合边界积分方程和随机法的导体或介质粗糙边界面电荷密度提取方法。其中包括，构造一个或多个球体包含全部待求边界，每个球体与区域边界相交为一个粗糙patch曲面；在每个半球面Γ和粗糙patch曲面围成的封闭曲面上应用特殊Green函数的边界元法进行求解。本发明属于局部性解法，可提取局部区域的电荷密度，而无需离散全芯片的导体和介质粗糙边界面；并具有随机法天然并行性的优势，易于实现大规模并行计算，解决纳米集成电路中全芯片级的互连线和介质粗糙边界面电荷密度问题。
-
公开(公告)号：CN104346490A
公开(公告)日：2015-02-11
申请号：CN201310347294.0
申请日：2013-08-09
Applicant: 复旦大学
Abstract: 本发明属半导体光刻工艺可制造性设计领域，具体涉及一种三重曝光光刻工艺的版图图案分解方法。先采用矩形扩展的方法构建冲突图；然后随机产生三着色初始解，每轮优化分别依次固定一种颜色，对剩余二种颜色的冲突子图利用双重曝光图案分配方法进行双着色优化，重复迭代优化过程，直到当前最优解若干次未发生更新；最后反复调用上述步骤多次并从中挑选最优的三着色结果作为输出。本发明采用已有的双重曝光图案分配方法，采用多次计算选其最优的策略，寻找全局最优解，达到为三重曝光光刻工艺分配版图图案的目的。
-
公开(公告)号：CN103544332A
公开(公告)日：2014-01-29
申请号：CN201210246483.4
申请日：2012-07-16
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于半导体可制造性设计领域中针对铜互连哑元金属填充的技术，具体涉及一种考虑密度梯度约束的哑元综合优化求解方法。本发明方法在哑元综合过程中同时施加密度上下限约束和密度梯度约束，并且最小化哑元插入数量。本发明方法比较完整地考虑了哑元填充对化学机械抛光、光刻等工艺偏差的抑制作用。本发明方法基于覆盖线性规划、热点聚类分组及线性规划局部求解方法求解考虑梯度约束的哑元综合问题，将问题的时间复杂度降低为O(n2logn)，和已有方法相比较好地实现了计算精度和执行效率的折中，为大规模哑元综合问题的求解提供了可行方法。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.025 seconds)
