基于离子注入技术模拟硅表面氧化层生长的方法

    公开(公告)号:CN115186462A

    公开(公告)日:2022-10-14

    申请号:CN202210762601.0

    申请日:2022-06-30

    Abstract: 本发明提供了一种基于离子注入技术模拟硅表面氧化层生长的方法,涉及半导体材料制备技术领域,包括如下步骤:步骤S1:构建单晶硅的模型,在模型中的单晶硅表面设置真空层,采用反应力场分子动力学方法使单晶硅处于初始平衡状态;步骤S2:加热单晶硅至反应温度,间隔预设时间,重复在随机位置将O原子向单晶硅表面发射,至单晶硅表面发生氧化反应;待氧化反应结束并达到平衡状态后,对模型退火,得到氧化层;步骤S3:获取并评估氧化层的组织形态参数,若组织形态参数未满足预设要求,重复并优化步骤S1和步骤S2直到组织形态参数达到预设要求。本发明通过获取的工艺参数指导实际离子注入技术,实现低成本高效率的指导作用。

    基于Zynq-7000的双核ARM处理器抗单粒子翻转防护方法

    公开(公告)号:CN108052420B

    公开(公告)日:2021-11-02

    申请号:CN201810015734.5

    申请日:2018-01-08

    Abstract: 基于Zynq‑7000的双核ARM处理器抗单粒子翻转防护方法,属于处理器抗辐射加固领域。解决了双模冗余方法仅能实现故障检测,无法实现故障恢复,且现有的故障检测复杂的问题。本发明方法包括如下步骤:采用双核互检方法对双核所执行的程序进行错误检测,再对检测出的错误进行回卷恢复,实现错误的恢复。主要用于对双核所执行的程序进行错误检测及恢复。

    一种基于FPGA的多模式HDLC控制器

    公开(公告)号:CN110224789B

    公开(公告)日:2021-09-07

    申请号:CN201910497885.3

    申请日:2019-06-10

    Abstract: 一种基于FPGA的多模式HDLC控制器,涉及数据通信领域。解决了传统使用FPGA实现的HDLC控制器中每个模块都单纯通过HDL逐句描述,导致设计复杂、调试繁琐及功能单一的问题。本发明FPGA包括HDLC协议传输单元、数据缓存单元和主控单元;HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块;当控制器用于向与其通信的装置发送HDLC数据时,HDLC数据发送模块将写入的并行数据转化为串行数据,并将串行数据编码成HDLC帧,当控制器用于接收与其通信的装置发送来的HDLC数据时,HDLC数据接收模块将接收的串行数据转化为并行数据,并对并行数据进行解码。本发明主要用于数据通信。

    遥感卫星载荷数据动态模拟装置

    公开(公告)号:CN111460184A

    公开(公告)日:2020-07-28

    申请号:CN202010147730.X

    申请日:2020-03-05

    Abstract: 遥感卫星载荷数据动态模拟装置,属于遥感卫星地面测试领域。本发明是为了解决现有遥感卫星载荷数据加载设备因所加载的模拟数据形式固定,无法全面模拟卫星载荷实际运行中数据变化的问题。包括动态实时模拟模块和动态实时加载模块,所述动态实时模拟模块用于生成图像类加载模拟数据和非图像类加载模拟数据;同时接收对动态实时加载模块的硬件参数配置数据;所述动态实时加载模块用于通过多路定制化数据接口将图像类加载模拟数据和非图像类加载模拟数据加载到卫星上对应的载荷。本发明采用高、低速数据实时加载模块进行卫星载荷模拟数据的实时加载,从而极大的缩短了卫星地面测试的时间,提升了卫星测试工作的灵活性和可靠性。

    基于Zynq-7000的片上存储器抗单粒子翻转防护方法

    公开(公告)号:CN107291570B

    公开(公告)日:2020-01-07

    申请号:CN201710485237.7

    申请日:2017-06-23

    Abstract: 本发明涉及一种基于Zynq‑7000的片上存储器抗单粒子翻转防护方法,应用于Zynq‑7000SoC在空间环境下的存储器容错设计中,其目的是为了解决空间环境中单粒子翻转对Zynq‑7000芯片内部片上存储器的数据可靠性的影响,保障Zynq‑7000芯片内部双核处理器之间的正确通信。本发明结合Zynq‑7000芯片的资源特性,采用软件EDAC方法实现双核处理器与片上存储器之间通信的数据加固操作,采用软件中断方式实现单位错误和双位错误的状态标记以及单位错的双核同步回写操作,在ARM处理器中实现数据的纠一检二和数据回写功能,从而提高Zynq‑7000内片上存储器抗单粒子翻转能力,为Zynq‑7000SoC内双核处理器之间进行数据通信的可靠性提供一种重要手段。

    一种基于SRAM型FPGA的RAM数据可靠性加固装置及方法

    公开(公告)号:CN106531224A

    公开(公告)日:2017-03-22

    申请号:CN201610939803.2

    申请日:2016-10-25

    CPC classification number: G11C29/42

    Abstract: 一种基于SRAM型FPGA的RAM数据可靠性加固装置及方法,涉及一种基于SRAM型FPGA的片内或片外RAM存储器数据加固装置和方法。为了解决现有的存储器加固方法存在的抗辐射工艺加固费用高、存储器三模冗余硬件开销大、SRAM型FPGA设计的EDAC电路自身可靠性差等问题。本发明采用Hsiao码作为纠错码实现EDAC电路的编解码操作,能实现数据的纠一检二功能,采用缓存方式实现错误数据纠正后的回写,将处理器或外设访问双口RAM的写地址和写数据暂存于地址缓存和数据缓存中。本发明适用于SRAM型FPGA的RAM数据可靠性加固。

    一种卫星高速数传基带数据误码统计及帧排序处理系统及方法

    公开(公告)号:CN105141352A

    公开(公告)日:2015-12-09

    申请号:CN201510443530.8

    申请日:2015-07-24

    CPC classification number: H04B7/18578

    Abstract: 一种卫星高速数传基带数据误码统计及帧排序处理系统及方法,本发明涉及卫星高速数传基带数据误码统计及帧排序处理系统及方法。本发明目的是为了解决现有技术在高码率条件下由误码率统计、帧识别分类及VCID排序组成的卫星数传数据系统性能低的问题。通过以下技术方案实现的:一种卫星高速数传基带数据误码统计及帧排序处理系统,其特征在于它包括:用于对输入数据缓存的前端缓存FIFO模块;用于对输入数据逐bit位比对的误码比对统计模块;用于相同VCID数据帧分类提取的帧识别分类模块;用于对同一VCID数据排序的VCID合路模块;用于对输出数据缓存的数据缓存FIFO模块。本发明应用于卫星数传技术领域。

    一种空间环境模型的表征方法

    公开(公告)号:CN115203920B

    公开(公告)日:2025-05-06

    申请号:CN202210768380.8

    申请日:2022-06-30

    Abstract: 本发明提供一种空间环境模型的表征方法,包括:接收任务开始时间、任务结束时间和仿真步长;分别对飞行器模型中的多个轨道计算模型以及多个空间环境模型的参数进行初始化;根据任务开始时间、任务结束时间以及仿真步长,获取仿真时刻,再通过仿真时刻,分别获取每个仿真时刻中飞行器的空间位置数据及每个飞行器在每个空间环境模型下的空间环境量化表征数据;对飞行器在不同所述空间环境模型下的空间环境量化表征数据进行对比分析。本发明提供的空间环境模型的表征方法能够对不同空间环境模型的优劣进行对比,并得到空间环境模型的准确性、适用性和覆盖性等信息,为空间环境模型的工程应用提供重要依据。

    一种半导体材料离位阈能的计算方法

    公开(公告)号:CN115168806B

    公开(公告)日:2025-04-15

    申请号:CN202210762632.6

    申请日:2022-06-30

    Abstract: 本发明提供一种半导体材料离位阈能的计算方法,包括以下步骤:构建由半导体材料组成的超胞,并对其结构进行优化,使各原子均处于各自的平衡位置;以目标原子为中心,选取一个速度方向,设定初始动能,进行目标原子运动的分子动力学模拟,通过重复尝试最终得到的能够产生Frankel缺陷所对应的动能,即为目标原子沿该速度方向离开自身位置形成缺陷所需的最小能量;对得到的数据进行分析,得到目标原子的离位阈能。本发明通过仿真模拟的方法构建半导体材料的超胞,并以目标原子为球心均匀选择多个速度方向,计算目标原子沿不同速度方向的离位阈能范围,并达到设定的精度,得到目标原子的离位阈能和平均离位阈能数据,提高了计算效率。

Patent Agency Ranking