-
公开(公告)号：CN108039889A
公开(公告)日：2018-05-15
申请号：CN201711131320.0
申请日：2017-11-15
Applicant: 南京邮电大学
IPC: H03M1/12
Abstract: 本发明公开了一种应用于超高速模数装换器的采样保持电路。电路共由4个电容、38个电阻和47个npn管组成，可以分为：输入缓冲模块(M1)，采样保持模块(M2、M3)和输出缓冲模块(M4)。M1是输入缓冲电路，可以把高速的输入信号和采样电容Ch隔离，同时也能提高输入信号的驱动能力和电路的无杂散动态范围的大小，有效降低电路的三次谐波失真；M2(M3)是采样保持模块，可以分为采样阶段和保持阶段，也是采样保持电路的核心模块；M4是输出缓冲电路，可以增大输出电流驱动后级电路并有效降低电路的三次谐波失真，减小总的谐波失真，提高信号噪声失真比和实际有效位数。本发明可以提高采样保持电路的采样率，同时拥有较高的精度和较好的线性度。
-
公开(公告)号：CN112737583B
公开(公告)日：2022-10-25
申请号：CN202011581048.8
申请日：2020-12-28
Applicant: 南京邮电大学
IPC: H03M1/10
Abstract: 本发明公开了一种高精度流水线ADC及前端校准方法，通过外界信号源输给流水线ADC一个差模直流输入信号Vin1，存储此时流水线ADC的总数字输出编码Dout1，再将流水线ADC的输入信号固定为Vin2，存储此时流水线ADC的输出编码Dout2，将Dout1和Dout2做差，将得到的ΔDout与理想情况下流水线ADC输入为Vin1和Vin2时的输出编码差值ΔDout_id进行对比，判别增益大小，依据判别结果调整流水线ADC中MDAC模块的有效反馈电容Cf_eq，达到调整增益的目的。此方法不断重复进行，直到ΔDout＝ΔDout_id，将反馈电容控制信号固化，完成前台校准。本发明改善了高精度流水线ADC中传统算法复杂且精度较低的缺点，只需要存储，减法加比较即可实现算法逻辑，具有高效快速且精确的特点，比较适用于高速高精度流水线ADC校准。
-
公开(公告)号：CN112000996A
公开(公告)日：2020-11-27
申请号：CN202011171755.X
申请日：2020-10-28
Applicant: 南京邮电大学
IPC: G06F21/75
Abstract: 一种阻止差分密码分析攻击的方法，通过自适应扫描链、控制模块和明文分析模块实现；明文分析模块控制自适应扫描链，使得仅其中一个字节的最后一个比特位不同的两个明文经过不同结构的扫描链输入，而造成原本可以利用差分密码分析攻击技术破解密钥的两个输入明文无法产生能够被差分密码分析攻击技术利用的输出；相较于复杂扫描链，设计的电路结构可以在一定程度上迷惑使用差分密码分析攻击的攻击者，导致攻击者恢复出错误的密钥信息。通过实验分析，证明了自适应扫描链结构的明文分析技术安全性得到很大提升。
-
公开(公告)号：CN110460329B
公开(公告)日：2022-11-15
申请号：CN201910583490.5
申请日：2019-07-01
Applicant: 南京邮电大学
Abstract: 本发明提供一种面向故障锁相环测试电路，包括FOT测试控制电路和FOT故障检测电路。其中，FOT测试控制电路由脉冲宽度检测电路、锁定状态判断电路以及分频数变化检测电路组成，FOT故障检测电路主要由故障信息捕获电路、CRC校验码生成电路和CRC校验码比较电路组成。FOT测试控制电路用于锁相环锁定状态的判断，并控制FOT故障检测电路捕获故障信息，实现锁相环在线BIST测试。本电路采用具有强检错能力的CRC编码技术进行故障检测，可以实现指定故障模型的较高故障覆盖率，有效降低测试成本，并且不会对锁相环的性能造成影响。
-
公开(公告)号：CN112737545B
公开(公告)日：2022-10-21
申请号：CN202011554500.1
申请日：2020-12-24
Applicant: 南京邮电大学
Abstract: 本发明提出了一种由ADC控制的数控衰减器，所述衰减器包括ADC单元和数控衰减器单元；模拟电压输入所述ADC单元的模拟输入端，所述ADC单元的输出端分别与所述数控衰减器单元的控制输入端相连接；射频信号输入所述数控衰减器单元，经过衰减控制后输出。与传统数控衰减器设计相比，本申请的数控衰减器通过增加ADC单元，转变了衰减器的控制方式，实现了连续模拟电压控制衰减器，同时ADC单元集成驱动器，减少了控制端口，实现了并行控制衰减器，提高了波控速度和电路集成度。
-
Patent Agency Ranking
公开(公告)号：CN112000996B
公开(公告)日：2021-06-18
申请号：CN202011171755.X
申请日：2020-10-28
Applicant: 南京邮电大学
IPC: G06F21/75
Abstract: 一种阻止差分密码分析攻击的方法，通过自适应扫描链、控制模块和明文分析模块实现；明文分析模块控制自适应扫描链，使得仅其中一个字节的最后一个比特位不同的两个明文经过不同结构的扫描链输入，而造成原本可以利用差分密码分析攻击技术破解密钥的两个输入明文无法产生能够被差分密码分析攻击技术利用的输出；相较于复杂扫描链，设计的电路结构可以在一定程度上迷惑使用差分密码分析攻击的攻击者，导致攻击者恢复出错误的密钥信息。通过实验分析，证明了自适应扫描链结构的明文分析技术安全性得到很大提升。
-
公开(公告)号：CN110428049A
公开(公告)日：2019-11-08
申请号：CN201910771733.8
申请日：2019-08-21
Applicant: 南京邮电大学
IPC: G06N3/063
Abstract: 本发明公开了一种基于多态忆阻器的电压型神经网络及其操作方法，提出一种由类脑器件忆阻器结合传统器件搭建的一种电压型神经元电路，能够模拟实现前向的神经网络运算，采用由忆阻器件为核心的权重模式，有效减少了神经网络运算中的存储和运算耗费资源。结合其他类的电子器件诸如MOS管、低功耗运放、轨到轨运放技术、以及数字电路方面的原理，在本发明中针对性地解决了忆阻器作为神经网络中核心器件所设计的信号输入、权值网络、累加求和以及激活层面的的设计问题，实现正负信号信号在乘法器之内的处理和神经网络层之间的传递，并搭建了相对应的权值矩阵模型和神经元网络电路。
-
公开(公告)号：CN108306646A
公开(公告)日：2018-07-20
申请号：CN201810383207.X
申请日：2018-04-26
Applicant: 南京邮电大学
Abstract: 本发明公开了一种应用于超高速模数转换器的比较器电路，包括预放大电路模块、锁存比较电路模块；所述预放大电路模块由两级放大电路级连而成，第一级放大电路为全差分的吉尔伯特单元结构，第二级放大电路为共射差分放大器结构，可以抑制后级的锁存比较电路产生的回踢噪声，减小由于下一级的器件不匹配产生的预放大电路失调电压，从而提高比较器的精度；锁存比较电路模块由动态锁存电路和输出缓冲电路构成，动态锁存电路由两个相位差为180度的时钟控制信号控制，分为两个工作模式：跟踪模式和锁存模式；所述输出缓冲电路为共射差分放大器结构。本发明可以提高比较器电路的时钟采样率，同时提高比较器电路的精度，降低比较器电路的功耗。
-
公开(公告)号：CN108880550B
公开(公告)日：2023-08-11
申请号：CN201811043052.1
申请日：2018-09-07
Applicant: 江苏亨鑫科技有限公司 , 南京邮电大学
IPC: H03M1/12
Abstract: 本发明提供了一种超高速模数转换器的编码电路及其编码ROM电路，其满足超高速模数转换器的指标要求，包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路，输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块，经异或门阵列模块转成输入信号输入编码ROM电路，纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路，编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路，差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块，输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号，差分输出信号经射极跟随器模块处理后输出。
-
公开(公告)号：CN108880550A
公开(公告)日：2018-11-23
申请号：CN201811043052.1
申请日：2018-09-07
Applicant: 江苏亨鑫科技有限公司 , 南京邮电大学
IPC: H03M1/12
Abstract: 本发明提供了一种超高速模数转换器的编码电路及其编码ROM电路，其满足超高速模数转换器的指标要求，包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路，输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块，经异或门阵列模块转成输入信号输入编码ROM电路，纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路，编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路，差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块，输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号，差分输出信号经射极跟随器模块处理后输出。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.051 seconds)
