一种宽输入范围的预稳压电路

    公开(公告)号:CN119126909B

    公开(公告)日:2025-04-01

    申请号:CN202411623866.8

    申请日:2024-11-14

    Abstract: 本发明提供了一种宽输入范围的预稳压电路,带载能力强,随温度变化小,输出电压好调。在能隙基准1.2V电压的基础上,利用三极管和电容的温度系数相反的特性,产生一个随温度变化小的电源电压,在‑50°‑125°温度范围内,电源压降在200mV下,电压大小可按要求调节。以5V电源电压为例,本发明在5.7V‑60V的输入电压范围内可以产生稳定的5V电压,在5.7V以下电压会随输入电压降低。本发明考虑到基准模块等轻载低压模块需要更为稳定的电源电压,设计了两级输出结构,第一级供轻载模块使用,第二级供重载模块使用。本发明带载能力强,经过仿真发现可以带载20mA。在电流负载突变时输出电压也可极快稳定。

    一种应用于高速模数转换器的高速比较器

    公开(公告)号:CN113872574A

    公开(公告)日:2021-12-31

    申请号:CN202111167785.8

    申请日:2021-09-29

    Abstract: 一种应用于高速模数转换器的高速比较器,包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路,复位电路三个部分构成。前置放大电路将差分输入信号放大,输入缓冲再生电路部分利用锁存器实现再生的目的,复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连,建立外部充电路径,形成负电容与再生电路中的寄生电容抵消,从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术,消除了寄生电容对高速比较器的速度的限制,能够有效提高比较器的速度。

    一种基于正交相位选通的等效采样控制电路

    公开(公告)号:CN110426974A

    公开(公告)日:2019-11-08

    申请号:CN201910729459.8

    申请日:2019-08-08

    Abstract: 一种基于正交相位选通的等效采样控制电路,其中,触发信号产生电路采用VCO产生5GHz精准频率信号,依次经过2分频、4分频、8分频电路,形成基于5GHz的相分8分频625MHz信号,由FPGA控制电路控制时钟选通电路对8路分频时钟信号进行选通控制,按照同一周期内的相序逐次驱动ADC采样时钟,从而实现对反射脉冲的8个周期不同相位的信号幅值进行采样,高速ADC电路预先设置接收信号频率为6.25MHz,则每路触发信号经过100个周期可以完成一个周期的采样,然后离散波形重构电路对这些样本值按照采样时间和触发相位顺序组合形成完整的回波信号。本发明具有数字集成度高,探测速度快,分辨率高等特点。实现了对回波信号的良好接收,采样效率提高80%。

    一种采样频率可调的模数转换器

    公开(公告)号:CN110034762A

    公开(公告)日:2019-07-19

    申请号:CN201910327093.1

    申请日:2019-04-23

    Abstract: 本发明公开了一种采样频率可调的模数转换器,包括含有非交叠时钟、自举开关、运算放大器、内部时钟产生单元、DAC控制逻辑单元、异步延时逻辑模块、DAC电容阵列、延时逻辑模块、第一延时选择器和第二延时选择器;本发明采用第一延时选择器和第二延时选择器,第一延时选择器和第二延时选择器均采用三种相同的延时时间,通过选择延时时间方式,形成不同的异步时钟,从而达到采样频率可调;本发明中采用一级运放加二级锁存作为比较器,可以阻止回扫噪声,提高比较速度。

    一种优化型CORDIC算法的高速直接数字频率合成器

    公开(公告)号:CN119154808A

    公开(公告)日:2024-12-17

    申请号:CN202411170594.0

    申请日:2024-08-26

    Abstract: 本发明公开了一种基于优化型CORDIC算法的高速直接数字频率合成器,包括相位累加器、CORDIC转换器和数模转换器(DAC)。其中,相位累加器负责累加输入相位并进行适当截取。CORDIC转换器基于优化型CORDIC算法。CORDIC转换器由小角度提取模块、查找表模块、旋转计算模块和域折叠还原模块组成。小角度提取模块将相位角度转换为π/12以内的小角度,查找表模块只存储针对π/12划分的11组正余弦数值。读表后的数据首先经过免缩放处理,再通过余四算法的并行三组旋转计算处理,最终在域折叠还原模块中通过和角公式还原信号,最后由DAC将数字信号转换为模拟信号。本发明通过优化CORDIC算法,显著提升了频率合成器的精度和速度,并大幅降低了存储需求,从而极大地减少了大规模芯片制造中的生产费用。

    一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687A

    公开(公告)日:2024-07-09

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种可调谐的多级放大器结构
    9.
    发明公开

    公开(公告)号:CN114301404A

    公开(公告)日:2022-04-08

    申请号:CN202111659207.6

    申请日:2021-12-30

    Abstract: 本发明公开了一种可调谐的多级放大器结构,该技术属于集成电路领域,包括N个级联的放大器,多级放大器输入端和第一级放大器之间通过输入匹配网络连接,第N级放大器与多级放大器输出端之间通过输出匹配网络连接,相邻两个级间的放大器通过级间匹配网络连接,所述输入匹配网络、输出匹配网络和级间匹配网络均连接可调节元件,相邻级间还设有与可调节元件连接的功率识别器。本发明在每一匹配网络都加入了可调节元件以调整频率;根据放大器具体级数N,加入N+1个功率识别器,用来检测功率的大小,通过该识别器检测到的功率,来调整输入匹配网络的电容,进行选择合适的电容,从而提高放大器整体性能。

Patent Agency Ranking