-
公开(公告)号：CN103325840B
公开(公告)日：2016-05-18
申请号：CN201310130474.3
申请日：2013-04-15
Applicant: 北京大学深圳研究生院
IPC: H01L29/786 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7869 , H01L21/461 , H01L21/465 , H01L21/467 , H01L21/477 , H01L29/42384 , H01L29/66969
Abstract: 本发明涉及一种薄膜晶体管的制作方法，其包括：在一衬底的第一表面形成栅电极；在衬底的第一表面形成覆盖栅电极的栅介质层；在栅介质层上形成一金属氧化物半导体层；对金属氧化物半导体层进行处理，使金属氧化物半导体层露出一沟道区；阳极氧化处理该沟道区，使沟道区具有第一载流子浓度；对金属氧化物半导体层进行光刻和刻蚀形成一有源区，该有源区包括该沟道区以及具有第二载流子浓度的位于该沟道区两侧的一源区及一沟道区，且第一载流子浓度低于第二载流子浓度；以及生成该源区、漏区和栅电极的电极连线，从而形成薄膜晶体管。利用上述方法制作的薄膜晶体管的源区，漏区及沟道区位于同一膜层，且沟道区具有低于源区、漏区的载流子浓度。
-
公开(公告)号：CN105446402A
公开(公告)日：2016-03-30
申请号：CN201410380566.1
申请日：2014-08-04
Applicant: 北京大学深圳研究生院
CPC classification number: G09G3/2092 , G09G3/20 , G09G3/36 , G09G3/3677 , G09G2300/043 , G09G2300/0809 , G09G2310/0286 , G09G2330/028 , G11C5/145 , G11C19/28 , H02M3/07
Abstract: 本申请公开了一种可控电压源，包括控制模块、存储模块和输出模块。控制模块用于耦合至高电平端和低电平端之间；存储模块包括存储电容；存储电容的两端分别耦合至控制模块形成第一端子和第二端子。输出模块耦合至第二端子，其信号输出端用于向外部电路输出可控电压源的电压信号。控制模块响应第一时钟信号的有效电平将第一端子耦合至高电平端，由高电平端向第一端子充电。控制模块响应第二时钟信号的有效电平将第二端子耦合至高电平端，由高电平端向第二端子充电；将第一端子耦合至低电平端，第一端子通过低电平端放电。第一时钟信号的有效电平与第二时钟信号的有效电平不交叠。基于该电路，本申请还公开了一种移位寄存器及其单元以及显示器。
-
公开(公告)号：CN103490748B
公开(公告)日：2015-12-23
申请号：CN201310248196.1
申请日：2013-06-21
Applicant: 北京大学深圳研究生院
Abstract: 本申请公开了一种锁存器电路单元，包括级联的采样开关、双稳态单元电路、列同步开关和输出放大电路。采样开关包括第一晶体管，双稳态单元电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管，列同步开关包括第六晶体管和存储电容，输出放大电路包括第七晶体管和第八晶体管。第一晶体管、第二晶体管、第三晶体管、第六晶体管和第七晶体管是增强型晶体管；所述第四晶体管、第五晶体管和第八晶体管为耗尽型晶体管。本申请提供的锁存器电路单元及用于显示装置的数据驱动电路，结构较为简单，器件数量少，外接引线的数量也较少；输出信号的高电平值可达到VDD，而不会有VT损失的问题；灵敏度较高，状态切换所需要的时间较短。
-
公开(公告)号：CN105096818A
公开(公告)日：2015-11-25
申请号：CN201410789467.9
申请日：2014-12-17
Applicant: 北京大学深圳研究生院
IPC: G09G3/32
Abstract: 本发明公开了显示装置及其像素电路、驱动方法。本发明的像素电路包括第一至第五晶体管以及电容元件，第一晶体管用于为发光器件提供驱动电流，第二至第五晶体管作为开关管，用于响应扫描信号；电容元件用于存储电压信息并将电压信息耦合至第一晶体管的控制极，使得第一晶体管产生驱动发光器件的漏电流。本发明的像素电路能够防止开关管在关断状态下的电荷泄露导致发光亮度不均匀的问题，能够补偿驱动晶体管的第一阈值电压的变化或不均匀现象；在存储电容很小的情况下，能够利用负反馈结构维持一帧内的补偿电压，减少电压失真，增加亮度的均匀度。利用本发明的像素电路可以制造出具有高分辨率的显示器。
-
公开(公告)号：CN104934481A
公开(公告)日：2015-09-23
申请号：CN201410106797.3
申请日：2014-03-21
Applicant: 北京大学深圳研究生院
IPC: H01L29/786 , H01L21/336
Abstract: 本发明涉及一种薄膜晶体管及其制备方法，其特征在于：采用所述制备方法制备的薄膜晶体管包括衬底、栅电极、栅介质层、有源区、沟道保护层、源区、漏区、绝缘介质层、源区接触电极和漏区接触电极；栅电极设置在衬底上，栅介质层覆盖在衬底和栅电极上，有源区设置在栅介质层上，沟道保护层位于有源区的中央正上方，源区和漏区位于有源区上，并分别设置在沟道保护层两侧，绝缘介质层覆盖在衬底、栅介质层、沟道保护层、源区和漏区上，源区接触电极的一端连接源区，其另一端位于绝缘介质层上，漏区接触电极的一端连接漏区，其另一端位于绝缘介质层上。本发明可以广泛应用于薄膜晶体管的制备过程中。
-
Patent Agency Ranking
公开(公告)号：CN104867442A
公开(公告)日：2015-08-26
申请号：CN201410058991.9
申请日：2014-02-20
Applicant: 北京大学深圳研究生院
IPC: G09G3/32
Abstract: 本申请公开了一种像素电路及显示装置。像素电路包括存储电容、第三晶体管、第二晶体管和用于串联在第一公共电极和第二公共电极之间的发光支路。发光支路包括串联的第五晶体管、驱动晶体管、第六晶体管和发光元件。在初始化阶段，第三晶体管和第五晶体管导通初始化存储电容两端的电位；在编程阶段，第二晶体管将数据信号通过第三晶体管输入至存储电容一端并存储；在发光阶段，驱动晶体管根据存储电容两端的压差驱动发光元件发光。采用该像素电路及显示装置，能够补偿驱动管的阈值电压和发光元件的退化，同时，也能增加显示器的对比度。
-
公开(公告)号：CN104766892A
公开(公告)日：2015-07-08
申请号：CN201510158994.4
申请日：2015-04-03
Applicant: 北京大学
IPC: H01L29/786 , H01L29/227 , H01L21/34
CPC classification number: H01L29/786 , H01L29/1033 , H01L29/227 , H01L29/66772 , H01L29/7869
Abstract: 本发明提供了一种薄膜晶体管及其制备方法，属于半导体行业、平板显示领域。本发明的核心在于采用掺钙的氧化锌半导体材料作为薄膜晶体管的导电沟道层，制备的半导体薄膜晶粒尺寸低于20nm，且分布均匀，属于纳米晶氧化物半导体。这种工艺方法具有步骤简单，制造成本低廉，均匀性好，用于低温工艺，对提高薄膜晶体管器件的性能具有积极效果，改善了器件的迁移率、开关比、阈值电压、亚阈摆幅等方面的性能，适用于透明显示和柔性显示技术。
-
公开(公告)号：CN104680968A
公开(公告)日：2015-06-03
申请号：CN201310616783.1
申请日：2013-11-27
Applicant: 北京大学深圳研究生院
IPC: G09G3/32
Abstract: 本申请公开了一种像素电路及其显示装置和一种像素电路驱动方法。在数据输入阶段，通过第四晶体管将数据线上的数据电压信号转换成编程电流信号，并在驱动晶体管的控制极和第二极之间形成编程电压，将该编程电压存储于存储电容中；在发光阶段，编程电压导通驱动晶体管，并形成与编程电流相同的驱动电流，从而驱动发光元件。驱动电流的大小与驱动晶体管的阈值电压，迁移率以及发光元件的阈值电压无关，保证了补偿的精确性和高速性。此外，本申请电路结构简单，可以有效增加像素的开口率，提高面板的成品率，降低生产成本。
-
公开(公告)号：CN104637446A
公开(公告)日：2015-05-20
申请号：CN201510059758.7
申请日：2015-02-03
Applicant: 北京大学深圳研究生院
IPC: G09G3/32
Abstract: 提供一种像素电路及其驱动方法,在初始化阶段，第三晶体管导通，初始化第二晶体管各电极电位；在编程阶段，第二晶体管的阈值电压和数据信号存储于存储电容，该阈值电压能够表征驱动晶体管的阈值电压；在发光阶段，驱动晶体管根据存储电容两端的压差驱动产生驱动电流，并驱动发光元件发光。由于第二晶体管和驱动晶体管所处像素电路中的位置临近以及栅极电压一样，源极电压在发光是一致的，第二晶体管能够镜像驱动晶体管的初始时的阈值电压及其使用后阈值电压漂移情况，并在编程阶段通过存储电容存储该阈值电压，从而能够在发光阶段补偿驱动晶体管的阈值电压不均匀或者阈值电压漂移的问题。还提供了一种显示装置。
-
公开(公告)号：CN104637430A
公开(公告)日：2015-05-20
申请号：CN201510002863.7
申请日：2015-01-05
Applicant: 昆山龙腾光电有限公司 , 北京大学深圳研究生院
IPC: G09G3/20
Abstract: 本发明实施例公开了一种栅极驱动电路及显示装置，属于显示驱动技术领域。其中所述栅极驱动单元电路包括：输入模块、正反馈模块、驱动模块、以及传递模块，输入模块，其输出端连接到控制节点；正反馈模块，用于当控制节点为高电平时，将输出端上拉到高电平；驱动模块，响应控制节点的状态，当控制节点为高电平时，驱动模块将第一时钟信号的高电平信号或者低电平信号施加至其栅极扫描信号输出端，当控制节点为低电平时，其栅极扫描信号输出端输出的栅极扫描信号为低电平；传递模块，包括用于输出传递信号的传递信号输出端，并接收第一时钟信号。本发明合理复用电路模块，电荷泄漏路径较少，电路结构简单、电路的可靠性较高。
-
-
-
-
-
-
-
-
-
Search Results
396
records
(took 0.043 seconds)
