公开(公告)号：CN104144306B

公开(公告)日：2017-06-23

申请号：CN201410195215.3

申请日：2014-05-09

Applicant: 佳能株式会社

Inventor： 冲田彰 ,  有岛优 ,  大田康晴

IPC: H04N5/374 ,  H04N5/3745 ,  H04N5/232

CPC classification number: H04N5/374 ,  H01L27/14641 ,  H04N5/3577 ,  H04N5/3696 ,  H04N5/37457 ,  H04N5/376

Abstract: 公开了图像拾取装置。被配置成对驱动线进行驱动的驱动单元的输出阻抗被设定为在提供用于将各传送晶体管设定在导通状态中的驱动脉冲的时段期间和在提供用于将各传送晶体管设定在非导通状态中的驱动脉冲的时段期间被改变。

公开(公告)号：CN104253138B

公开(公告)日：2017-04-12

申请号：CN201410302220.X

申请日：2014-06-27

Applicant: 佳能株式会社

Inventor： 田添浩一 ,  有岛优 ,  冲田彰 ,  大下内和樹 ,  大田康晴

IPC: H01L27/146

CPC classification number: H01L27/14603 ,  H01L27/14607 ,  H01L27/14609 ,  H01L27/1463 ,  H01L27/14641 ,  H01L27/14689

Abstract: 本发明涉及光电转换装置和成像系统。一种光电转换装置包括：构造第一光电转换元件的第一导电类型的第一半导体区；构造第二光电转换元件的第一导电类型的第二半导体区；第一导电类型的第三半导体区；第一导电类型的第四半导体区；协同构造第一传输晶体管的第一栅电极；以及构造第二传输晶体管的第二栅电极。在半导体基底表面的平面图中在第一栅电极朝向第一半导体区的侧边的位置处，第一栅电极朝向第一半导体区的侧边的长度比有源区的长度短，并且第一栅电极朝向第一半导体区的侧边的长度比第一半导体区的长度长。

公开(公告)号：CN103108142B

公开(公告)日：2016-03-16

申请号：CN201210436898.8

申请日：2012-11-06

Applicant: 佳能株式会社

Inventor： 有岛优 ,  冲田彰

IPC: H04N5/374 ,  H04N5/3745 ,  H04N5/378

CPC classification number: H04N5/3696 ,  H04N5/243 ,  H04N5/3559 ,  H04N5/3651 ,  H04N5/3745 ,  H04N5/378

Abstract: 本发明公开了一种固态成像装置。所述固态成像装置具有多个像素和用于放大所述多个像素的信号的放大单元（300）。所述多个像素具有成像像素和聚焦检测像素。所述放大单元以第一增益放大所述成像像素的信号并且以不同于第一增益的第二增益放大所述聚焦检测像素的信号。

公开(公告)号：CN101976674A

公开(公告)日：2011-02-16

申请号：CN201010520779.1

申请日：2007-03-06

Applicant: 佳能株式会社

Inventor： 冲田彰 ,  樋山拓己 ,  三岛隆一 ,  浦朝子

IPC: H01L27/146 ,  H04N5/335

CPC classification number: H01L27/14632 ,  H01L27/14609 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14625 ,  H01L27/14627 ,  H01L27/14645

Abstract: 本发明公开了一种图像拾取装置和图像拾取系统。该图像拾取装置包括：设置在半导体衬底上的多个光电转换元件；设置在该半导体衬底上的多个布线层；第一绝缘层，覆盖所述多个布线层中的顶部布线层，并且具有平坦的上表面；设置在该第一绝缘层上的钝化层；设置在钝化层上的第二绝缘层，设置在第一绝缘层和钝化层之间的第一防反射膜；以及设置在第二绝缘层和钝化层之间的第二防反射膜。

公开(公告)号：CN1093982C

公开(公告)日：2002-11-06

申请号：CN97121182.5

申请日：1997-10-24

Applicant: 佳能株式会社

Inventor： 进藤寿 ,  冲田彰

IPC: H01L21/31 ,  H01L21/311 ,  G02F1/136 ,  B41J2/01

CPC classification number: B41J2/1646 ,  B41J2/14129 ,  B41J2/1604 ,  B41J2/1629 ,  B41J2/1631 ,  B41J2/1642 ,  B41J2202/13 ,  H01L21/31105

Abstract: 提供一种用于制造在衬底上具有氮化硅膜的电子器件的工艺，包括下述步骤：分别在用于形成元件的衬底表面和衬底的相反表面上形成氮化硅膜，分别在所述氮化硅膜上叠层氧化硅膜；在用于形成元件的衬底表面一侧的所述氧化硅膜上存在抗蚀剂的状态下，用湿法刻蚀除去所述相反表面一侧的所有氧化硅膜；用湿法刻蚀除去所述相反表面上的所有氮化硅膜；以及用湿法刻蚀除去用于形成元件的衬底表面一侧的所有氧化硅膜，使所述氮化硅膜保留在用于形成元件的衬底表面一侧上。

公开(公告)号：CN1181617A

公开(公告)日：1998-05-13

申请号：CN97121182.5

申请日：1997-10-24

Applicant: 佳能株式会社

Inventor： 进藤寿 ,  冲田彰

IPC: H01L21/31 ,  H01L21/311 ,  H01L21/314 ,  G02F1/13 ,  B41J2/01 ,  G01D15/16

CPC classification number: B41J2/1646 ,  B41J2/14129 ,  B41J2/1604 ,  B41J2/1629 ,  B41J2/1631 ,  B41J2/1642 ,  B41J2202/13 ,  H01L21/31105

Abstract: 提供一种用于制造在衬底上具有氮化硅膜的电子器件的工艺,包括下述步骤:分别在衬底的第1面和与第1面相反的第2面上形成氮化硅膜和氧化硅膜;通过湿法刻蚀除去在第1面上的氧化硅膜;通过湿法刻蚀除去在第1面上的氮化硅膜;和通过湿法刻蚀除去在第2面上的氧化硅膜。