公开(公告)号：CN1093982C

公开(公告)日：2002-11-06

申请号：CN97121182.5

申请日：1997-10-24

Applicant: 佳能株式会社

Inventor： 进藤寿 ,  冲田彰

IPC: H01L21/31 ,  H01L21/311 ,  G02F1/136 ,  B41J2/01

CPC classification number: B41J2/1646 ,  B41J2/14129 ,  B41J2/1604 ,  B41J2/1629 ,  B41J2/1631 ,  B41J2/1642 ,  B41J2202/13 ,  H01L21/31105

Abstract: 提供一种用于制造在衬底上具有氮化硅膜的电子器件的工艺，包括下述步骤：分别在用于形成元件的衬底表面和衬底的相反表面上形成氮化硅膜，分别在所述氮化硅膜上叠层氧化硅膜；在用于形成元件的衬底表面一侧的所述氧化硅膜上存在抗蚀剂的状态下，用湿法刻蚀除去所述相反表面一侧的所有氧化硅膜；用湿法刻蚀除去所述相反表面上的所有氮化硅膜；以及用湿法刻蚀除去用于形成元件的衬底表面一侧的所有氧化硅膜，使所述氮化硅膜保留在用于形成元件的衬底表面一侧上。

公开(公告)号：CN1181617A

公开(公告)日：1998-05-13

申请号：CN97121182.5

申请日：1997-10-24

Applicant: 佳能株式会社

Inventor： 进藤寿 ,  冲田彰

IPC: H01L21/31 ,  H01L21/311 ,  H01L21/314 ,  G02F1/13 ,  B41J2/01 ,  G01D15/16

CPC classification number: B41J2/1646 ,  B41J2/14129 ,  B41J2/1604 ,  B41J2/1629 ,  B41J2/1631 ,  B41J2/1642 ,  B41J2202/13 ,  H01L21/31105

Abstract: 提供一种用于制造在衬底上具有氮化硅膜的电子器件的工艺,包括下述步骤:分别在衬底的第1面和与第1面相反的第2面上形成氮化硅膜和氧化硅膜;通过湿法刻蚀除去在第1面上的氧化硅膜;通过湿法刻蚀除去在第1面上的氮化硅膜;和通过湿法刻蚀除去在第2面上的氧化硅膜。