-
Patent Agency Ranking
公开(公告)号：CN114171100A
公开(公告)日：2022-03-11
申请号：CN202111336537.1
申请日：2021-11-12
Applicant: 之江实验室
Abstract: 本发明公开一种高故障覆盖率的阻变存储器的测试方法，包括以下步骤：一、对阻变存储器的存储单元进行Forming操作；二、按照地址升序对阻变存储单元进行读1和写0操作；三、按照地址升序对阻变存储单元进行2次连续的读0操作，随后执行1次写1操作；四、按照地址升序对阻变存储单元依次执行读1、读1、写0、写1和读1操作；五、按照地址降序对阻变存储单元进行读1、写0、读0操作；六、按照地址降序对阻变存储单元进行写1、写0、读0操作；七、按照地址升序对阻变存储单元进行读0、写1、读1操作；八、延迟或暂停一段时间，按照地址升序对阻变存储单元进行读1、写0、读0操作；九、输出所有阻变存储单元的故障一览表。
-
公开(公告)号：CN112834914A
公开(公告)日：2021-05-25
申请号：CN202110030004.4
申请日：2021-01-11
Applicant: 之江实验室
IPC: G01R31/28
Abstract: 本发明公开了一种自动测试设备测试激励输出通道的扩展方法及装置，方法通过高速时序控制器生成N通道测试激励向量，协同控制高速采样输出保持继电器电路组将测试激励单输出通道的测试激励信号扩展为N个通道的测试激励信号，其中N为大于等于2的整数，装置包括：高速时序控制器、测试激励单输出通道、高速采样输出保持继电器电路组，其中高速采样输出保持继电器电路组包括N组高速采样输出保持电路和继电器电路的组合；本发明可以节省测试激励输出通道资源，降低自动测试设备的结构复杂度和成本，并能增加自动测试设备测试激励输出通道的数目。
-
公开(公告)号：CN119576227A
公开(公告)日：2025-03-07
申请号：CN202411624793.4
申请日：2024-11-14
Applicant: 之江实验室
IPC: G06F3/06
Abstract: 本说明书公开了一种数据处理方法、装置、介质及设备。获取目标数据，目标数据由符号位与数据位组成。在假定目标数据存储在存储单元中仅出现指定错误的情况下，按照指定错误对应的数据转换方式对目标数据进行转换，得到转换后数据。将转换后数据存储至存储单元，并调整存储单元的刷新频率，调整后的刷新频率小于调整前的刷新频率。在执行针对目标数据的数据处理任务时，执行从存储单元中读取转换后数据的操作，得到读出数据，并根据指定错误，确定读出数据的符号位并对转换后数据的数据位进行复原，得到复原后的数据位。根据读出数据的符号位与复原后的数据位，执行针对目标数据的数据处理任务。
-
公开(公告)号：CN115019856B
公开(公告)日：2023-05-16
申请号：CN202210947001.1
申请日：2022-08-09
Applicant: 之江实验室
Abstract: 本发明属于存内计算领域，涉及一种基于RRAM多值存储的存内计算方法与系统，该方法包括：步骤一，设计基于阻变存储器RRAM的基本电路，采用基本电路中上下电导为一组的方式来存储多级权重；步骤二，通过改变电导来完成不同权重的映射和存储；步骤三，再通过基本电路中参与权重映射存储的RRAM单元的字线同步打开位线，将脉冲电压通过位线输入；步骤四，基于映射存储的权重和其对应输入的脉冲电压，采用电压感知型的矩阵乘加的方式得到最终结果并通过源线输出。本发明能够实现多值的电压型RRAM存内计算，有效降低存储密度，减小误差，提升部署算法的计算精度，可应用于人工智能、机器学习等算法领域的矩阵乘加运算硬件加速系统。
-
公开(公告)号：CN114996205B
公开(公告)日：2022-12-06
申请号：CN202210856427.6
申请日：2022-07-21
Applicant: 之江实验室
Abstract: 本发明公开了辅助3D架构近存计算系统的片内数据调度控制器及方法，将调度控制器作为内存映射IO设备接入系统总线，使预设指令可通过处理器写入对应内存映射地址实现调度控制；调度控制器与主机外部中断接收模块连接，以向主机发送执行完成中断信号，并可接收加速器中断信号，以判断加速器状态；获取可接管主机访存路径，可直接访问存储器。可接收来自主机的预写入数据调度指令并可接管主机访存端口，以此访问片上所有内存地址。根据预设指令，调度控制器将依次执行数据调动并在预设节点向主机发送完成信号，归还访存端口控制权，允许主机读取最终数据。
-
-
-
-
Search Results
35
records
(took 0.041 seconds)
