-
公开(公告)号：CN114661644B
公开(公告)日：2024-04-09
申请号：CN202210145093.1
申请日：2022-02-17
Applicant: 之江实验室
IPC: G06F13/32
Abstract: 本发明公开了一种辅助3D架构近存计算加速器系统的预存储DMA装置，包括DMA控制器、记录模块与预测模块；本发明使用直接内存访问（Direct Memory Access）技术完成大量数据进行不同内存地址间搬运，以减少主机运行压力，进一步的，本发明提出一种可进行预存储的DMA装置结构，可完成对数据搬运模行为的记录与预测，并根据预测结果对数据进行预存储调度，减少因等待处理器指令造成的延时，提高数据搬运效率与系统性能。
-
公开(公告)号：CN116502291B
公开(公告)日：2023-10-03
申请号：CN202310769745.3
申请日：2023-06-28
Applicant: 之江实验室
Abstract: 本发明公开了基于三维异质集成的数据安全存储设备及数据存储方法，包括：访存端口模块，通过外部系统总线与外部处理器通信，用于接收外部处理器的访存指令，使得数据安全存储设备作为外接设备以访存指令的方式被访问；向安全处理模块传输需识别的信息与加密前数据，并向外部处理器反馈加密识别码、状态信息与解密数据，同时在安全处理模块反馈错误信息后锁死外部访存端口；若干个安全处理模块，分别与访存端口模块连接，接收写激活指令、读/写数据指令与加密前数据，进行秘钥生成、识别与数据加密、解密，将加密后的数据传输至存储模块；存储模块，通过三维通路分别与每个安全处理模块连接，用于存储加密后数据。
-
公开(公告)号：CN116502291A
公开(公告)日：2023-07-28
申请号：CN202310769745.3
申请日：2023-06-28
Applicant: 之江实验室
Abstract: 本发明公开了基于三维异质集成的数据安全存储设备及数据存储方法，包括：访存端口模块，通过外部系统总线与外部处理器通信，用于接收外部处理器的访存指令，使得数据安全存储设备作为外接设备以访存指令的方式被访问；向安全处理模块传输需识别的信息与加密前数据，并向外部处理器反馈加密识别码、状态信息与解密数据，同时在安全处理模块反馈错误信息后锁死外部访存端口；若干个安全处理模块，分别与访存端口模块连接，接收写激活指令、读/写数据指令与加密前数据，进行秘钥生成、识别与数据加密、解密，将加密后的数据传输至存储模块；存储模块，通过三维通路分别与每个安全处理模块连接，用于存储加密后数据。
-
公开(公告)号：CN114638279A
公开(公告)日：2022-06-17
申请号：CN202210097706.9
申请日：2022-01-27
Applicant: 之江实验室
Abstract: 本发明涉及存储器技术领域和机器学习领域，特别是涉及一种单样本学习相似度计算电路和方法，使用基于铁电二极管的三态内容可寻址存储器TCAM电路，存储单样本学习中记忆增强神经网络MANN提取到的特征并进行相似度计算，相似性在TCAM电路内部计算后再返回处理器，减少了传统计算机冯诺依曼架构中计算单元和存储器之间数据传输引起的能耗和延迟，本发明中TCAM电路仅使用两个可完全兼容CMOS的三维可堆叠铁电二极管组成基本单元结构，实现快速相似度计算和类别预测，与其他TCAM电路相比，其电路紧凑节能、稳定可靠，存储密度高、读写寿命长，能够有效降低单样本学习中相似度计算的硬件成本和功耗。
-
公开(公告)号：CN114328322B
公开(公告)日：2022-08-05
申请号：CN202210261057.1
申请日：2022-03-17
Applicant: 之江实验室
Abstract: 本发明涉及数据传输技术领域，尤其涉及一种可配置功能模式的DMA控制器运行方法，该方法在保留现有DMA数据搬运模式的情况下，增加执行模式，执行模式运行时可自动多次从系统存储器中读取数据至特定内存映射外接设备，待外接设备完成数据处理后存储回特定系统存储空间，除进入及退出模式时，DMA控制器在执行模式运行时不需要处理器介入干预。
-
Patent Agency Ranking
公开(公告)号：CN114328322A
公开(公告)日：2022-04-12
申请号：CN202210261057.1
申请日：2022-03-17
Applicant: 之江实验室
Abstract: 本发明涉及数据传输技术领域，尤其涉及一种可配置功能模式的DMA控制器运行方法，该方法在保留现有DMA数据搬运模式的情况下，增加执行模式，执行模式运行时可自动多次从系统存储器中读取数据至特定内存映射外接设备，待外接设备完成数据处理后存储回特定系统存储空间，除进入及退出模式时，DMA控制器在执行模式运行时不需要处理器介入干预。
-
公开(公告)号：CN117935877A
公开(公告)日：2024-04-26
申请号：CN202410116646.X
申请日：2024-01-26
Applicant: 之江实验室
IPC: G11C11/406 , G11C11/409
Abstract: 本说明书公开了一种存算一体芯片的刷新控制方法，响应于计算指令，确定需要读取的数据的区间，针对区间中的每个地址行，判断是否对该地址行的数据进行读取，若是，将该地址行的刷新状态标记为已刷新，对读取该地址行的数据，并将该地址行的数据写回，若否，不读取该地址行的数据。计算指令执行结束时，对刷新状态未标记为已刷新的地址行进行刷新。利用在计算过程中对计算所需连续地址区间数据进行读取的特点，将读取的数据重新写回，从而在计算过程中完成对计算所需数据的区间中各地址行的刷新，在周期刷新信号到来后，不再需要刷新存储阵列所有地址行，减少响应于周期刷新信号需要刷新的地址行数量，从而减少单独的刷新操作时间，提高芯片性能。
-
公开(公告)号：CN115981751B
公开(公告)日：2023-06-06
申请号：CN202310264140.9
申请日：2023-03-10
Applicant: 之江实验室
IPC: G06F9/445
Abstract: 本说明书公开了一种近存计算系统以及近存计算方法、装置、介质及设备。近存计算系统包括转发模块、数据处理模块及存储器。数据处理模块包括加速器核及非易失性存储介质。其中：转发模块用于接收控制设备发送的第一写入指令，将第一写入指令携带的待处理数据写入存储器，接收控制设备在待处理数据写入存储器后发送的激活指令，并发送至加速器核。该加速器核用于接收激活指令，并从该非易失性存储介质获取待执行程序，以及从该存储器获取待处理数据，并执行该待执行程序以对该待处理数据进行计算得到计算结果。能够基于非易失性存储介质对程序进行存储，系统断电后无需重新加载程序，可避免不必要的性能与能效损耗，提升数据处理效率。
-
公开(公告)号：CN115981751A
公开(公告)日：2023-04-18
申请号：CN202310264140.9
申请日：2023-03-10
Applicant: 之江实验室
IPC: G06F9/445
Abstract: 本说明书公开了一种近存计算系统以及近存计算方法、装置、介质及设备。近存计算系统包括转发模块、数据处理模块及存储器。数据处理模块包括加速器核及非易失性存储介质。其中：转发模块用于接收控制设备发送的第一写入指令，将第一写入指令携带的待处理数据写入存储器，接收控制设备在待处理数据写入存储器后发送的激活指令，并发送至加速器核。该加速器核用于接收激活指令，并从该非易失性存储介质获取待执行程序，以及从该存储器获取待处理数据，并执行该待执行程序以对该待处理数据进行计算得到计算结果。能够基于非易失性存储介质对程序进行存储，系统断电后无需重新加载程序，可避免不必要的性能与能效损耗，提升数据处理效率。
-
公开(公告)号：CN115019856A
公开(公告)日：2022-09-06
申请号：CN202210947001.1
申请日：2022-08-09
Applicant: 之江实验室
Abstract: 本发明属于存内计算领域，涉及一种基于RRAM多值存储的存内计算方法与系统，该方法包括：步骤一，设计基于阻变存储器RRAM的基本电路，采用基本电路中上下电导为一组的方式来存储多级权重；步骤二，通过改变电导来完成不同权重的映射和存储；步骤三，再通过基本电路中参与权重映射存储的RRAM单元的字线同步打开位线，将脉冲电压通过位线输入；步骤四，基于映射存储的权重和其对应输入的脉冲电压，采用电压感知型的矩阵乘加的方式得到最终结果并通过源线输出。本发明能够实现多值的电压型RRAM存内计算，有效降低存储密度，减小误差，提升部署算法的计算精度，可应用于人工智能、机器学习等算法领域的矩阵乘加运算硬件加速系统。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.019 seconds)
