-
公开(公告)号:CN101330013B
公开(公告)日:2010-08-11
申请号:CN200710042350.4
申请日:2007-06-21
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/285 , H01L21/336 , H01L21/8247
CPC classification number: H01L21/28273 , H01L29/66825
Abstract: 一种隧穿氧化层的制作方法,包括下列步骤:用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层;对隧穿氧化层进行退火。还提供一种快闪存储器的制作方法。本发明对隧穿氧化层进行退火,使隧穿氧化层中的氧化硅与半导体衬底界面附近的硅的悬挂键终结,进而达到提高隧穿氧化层擦除速率。
-
公开(公告)号:CN108155100B
公开(公告)日:2020-12-01
申请号:CN201611110266.7
申请日:2016-12-02
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor: 林静
IPC: H01L21/336 , H01L21/28
Abstract: 一种半导体器件的形成方法,包括:提供基底;在所述基底上形成栅极结构膜;在所述栅极结构膜上形成图形化的掩膜结构,所述图形化的掩膜结构包括第一掩膜层和位于第一掩膜层上的第二掩膜层,所述第一掩膜层包括第一材料层;以所述图形化的掩膜结构为掩膜刻蚀栅极结构膜,在所述基底上形成栅极结构,所述刻蚀工艺对第一材料层的刻蚀速率小于对所述第二掩膜层的刻蚀速率;在所述栅极结构的侧壁形成侧墙。所述方法能够避免漏电。
-
公开(公告)号:CN106972022B
公开(公告)日:2019-10-29
申请号:CN201610014814.X
申请日:2016-01-11
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor: 林静
IPC: H01L27/11524 , H01L29/423
Abstract: 本发明提供一种半导体器件的制作方法、半导体器件及电子装置,该制作方法包括:提供半导体衬底,在所述半导体衬底上形成有隧穿介电层、浮栅和栅极介电层;在所述栅极介电层上形成多晶硅盖层;在所述多晶硅盖层和所述栅极介电层中形成沟槽;对所述多晶硅盖层的表面和所述沟槽底部露出的浮栅的表面进行处理,以使所述多晶硅盖层和所述沟槽底部露出的浮栅的表面的氧化物转变为氟化物;去除所述多晶硅盖层和所述沟槽底部的浮栅的表面的氟化物;形成覆盖所述多晶硅盖层以及所述沟槽的控制栅。该方法可以避免在多晶硅盖层和控制之间形成界面层,防止快速存储器器件的高压区域由于界面层而导致擦除状态失败。该半导体器件和电子装置具有较高的稳定性。
-
公开(公告)号:CN105990093B
公开(公告)日:2019-01-18
申请号:CN201510054912.1
申请日:2015-02-03
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor: 林静
IPC: H01L21/02
Abstract: 本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供具有NMOS区和PMOS区的半导体衬底,在半导体衬底上形成有栅极结构以及位于栅极结构两侧的侧壁结构;在位于PMOS区的侧壁结构之间的半导体衬底中形成凹槽;实施第一预清洗处理,以去除残留于所述凹槽的含碳杂质;实施第二预清洗处理,以去除残留于所述凹槽的其余杂质;外延生长嵌入式锗硅层,以完全填充所述凹槽。根据本发明,可以进一步提升所述凹槽的侧壁和底部的清洁度,以满足后续外延高质量锗硅的要求。
-
公开(公告)号:CN108257942A
公开(公告)日:2018-07-06
申请号:CN201611239029.0
申请日:2016-12-28
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor: 林静
CPC classification number: H01L28/75
Abstract: 一种半导体结构及其形成方法,半导体结构包括:基底;位于所述基底上的第一金属层;位于所述第一金属层上的第一阻挡层;位于所述第一阻挡层上的中间介质层;位于所述中间介质层上的第二阻挡层;位于所述第二阻挡层上的第二金属层。本发明改善了半导体结构中MIM电容器的漏电问题。
-
公开(公告)号:CN104576391B
公开(公告)日:2018-02-06
申请号:CN201310492816.6
申请日:2013-10-18
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor: 林静
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种PMOS器件及其制备方法,所述制备方法至少包括:在半导体衬底中形成沟槽;在所述沟槽内壁上依次外延生长第一种子层和SiGe种子层,所述SiGe种子层中掺杂有硼;将获得的结构进行退火处理,使SiGe种子层的硼扩散进入第一种子层,在第一种子层和SiGe种子层中形成均匀的硼掺杂;生长SiGe填充层,直至所述SiGe填充层填充满所述沟槽形成PMOS器件的源区或漏区,所述SiGe填充层中掺杂有硼。本发明通过退火工艺将SiGe种子层中的受主掺杂离子扩散进入第一种子层中,使受主掺杂离子在SiGe种子层和第一种子层中分布均匀,避免了掺杂离子在Si与SiGe界面处聚集,降低源漏区的电阻,有利于提高空穴迁移率。
-
公开(公告)号:CN104752321B
公开(公告)日:2018-01-02
申请号:CN201310739719.2
申请日:2013-12-27
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768
Abstract: 一种半导体器件的制造方法,包括:提供基底;在所述基底表面形成图形化的掩膜层,所述图形化的掩膜层具有开口;以所述图形化的掩膜层为掩膜,沿所述开口刻蚀基底,在所述基底内形成沟槽;采用选择性外延工艺在所述沟槽侧壁形成牺牲层,且刻蚀工艺对所述牺牲层的刻蚀速率大于对基底的刻蚀速率;去除所述图形化的掩膜层;形成填充满所述沟槽的金属层;去除所述牺牲层形成空气间隙。本发明改善了形成的空气间隙和金属层的形貌,降低了半导体器件的RC延迟效应,提高半导体器件的运行速度和可靠性。
-
公开(公告)号:CN104425268B
公开(公告)日:2017-08-01
申请号:CN201310379313.8
申请日:2013-08-27
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/336 , H01L21/265 , H01L29/78 , H01L29/06
CPC classification number: H01L29/785 , H01L29/66795 , H01L29/66818
Abstract: 本发明提供一种FinFET器件及其制造方法,其中,所述制造方法包括:提供半导体衬底,在所述半导体衬底上形成多个离子注入区;在相邻的两个所述离子注入区之间外延形成用作鳍形沟道的鳍片;在相邻的两个所述鳍片之间形成隔离结构。根据本发明,形成的所述用作鳍形沟道的鳍片的表面晶向为 ,因此,其表面粗糙度显著下降,后续在所述鳍形沟道的两侧及顶部形成高k‑金属栅极结构以后,不会影响所述金属栅极结构中的功函数金属层的功函数的变化,保证FinFET器件具有良好的性能。
-
公开(公告)号:CN103730342B
公开(公告)日:2016-06-08
申请号:CN201210382865.X
申请日:2012-10-10
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28
Abstract: 本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上依次形成界面层、高k介电层、覆盖层和牺牲栅极材料层;执行第一湿法清洗,以去除所述半导体衬底的背面上形成的牺牲栅极材料层;对所述半导体衬底依次进行表面氧化处理和第二湿法清洗,以去除所述第一湿法清洗在位于所述半导体衬底正面的牺牲栅极材料层的表面造成的粒子缺陷。根据本发明,形成的所述牺牲栅极材料层的粒子缺陷会显著减少,从而不会影响实施后续工艺的质量。
-
公开(公告)号:CN104752321A
公开(公告)日:2015-07-01
申请号:CN201310739719.2
申请日:2013-12-27
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768
CPC classification number: H01L21/768 , H01L21/205 , H01L21/76831
Abstract: 一种半导体器件的制造方法,包括:提供基底;在所述基底表面形成图形化的掩膜层,所述图形化的掩膜层具有开口;以所述图形化的掩膜层为掩膜,沿所述开口刻蚀基底,在所述基底内形成沟槽;采用选择性外延工艺在所述沟槽侧壁形成牺牲层,且刻蚀工艺对所述牺牲层的刻蚀速率大于对基底的刻蚀速率;去除所述图形化的掩膜层;形成填充满所述沟槽的金属层;去除所述牺牲层形成空气间隙。本发明改善了形成的空气间隙和金属层的形貌,降低了半导体器件的RC延迟效应,提高半导体器件的运行速度和可靠性。
-
-
-
-
-
-
-
-
-