公开(公告)号：CN102446952A

公开(公告)日：2012-05-09

申请号：CN201010501694.9

申请日：2010-09-30

Applicant: 中国科学院微电子研究所

Inventor： 梁擎擎 ,  徐秋霞 ,  钟汇才 ,  朱慧珑

IPC: H01L29/06 ,  H01L27/04 ,  H01L21/02

Abstract: 一种半导体结构，所述半导体结构形成于第一半导体层上，所述半导体结构包括主纳米线、纳米线组和两个半导体基体；各所述半导体基体包括至少两个第二半导体层，各所述第二半导体层形成于绝缘层上，在各所述半导体基体之间，各所述第二半导体层及各所述绝缘层一一对应；所述纳米线组包括至少两个纳米线，所述主纳米线、各所述纳米线分立且均包含第三半导体层，所述第二半导体层与所述第一半导体层和/或所述第三半导体层材料不同；所述主纳米线与靠近所述第一半导体层的对应的所述第二半导体层相接；各所述纳米线与各对应的所述第二半导体层一一相接；各所述纳米线在所述第一半导体层上的投影重合。以及，一种半导体结构的形成方法。利于增加集成度。

公开(公告)号：CN102054668B

公开(公告)日：2012-02-22

申请号：CN200910236719.4

申请日：2009-10-28

Applicant: 中国科学院微电子研究所

Inventor： 徐秋霞 ,  周华杰

IPC: H01L21/02 ,  H01L21/311 ,  H01L21/20 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/31116 ,  H01L21/32137

Abstract: 一种电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法，在介质瞙上沉积一层α-Si薄膜，然后将电子束直写光刻技术得到的高分辨率Zep 520胶图形作为掩瞙，用氯(Cl)基等离子刻蚀α-Si，将高分辨率Zep 520胶图形转移到其下层的α-Si瞙上，接着去除Zep 520胶，进一步利用具有良好保真性的α-Si瞙图形为掩膜，采用F基反应离子刻蚀介质形成凹槽图形，最后用湿法或干法将α-Si瞙去净即可。本发明提供的方法简单可行，完全与CMOS工艺兼容，不增加专门的设备，成本低，易于在介质中实现高精度的纳米尺度凹槽图形，解决了新结构CMOS器件制备中的一大难题。

公开(公告)号：CN102332451A

公开(公告)日：2012-01-25

申请号：CN201010230775.X

申请日：2010-07-13

Applicant: 中国科学院微电子研究所

Inventor： 梁擎擎 ,  徐秋霞 ,  钟汇才 ,  朱慧珑

IPC: H01L27/00 ,  H01L21/77 ,  H01L21/308

Abstract: 一种纳米线堆叠结构，所述纳米线堆叠结构形成于第一半导体层上且由第二半导体层构成；所述纳米线堆叠结构包括至少一个纳米线组和相对的两个半导体基体，每一纳米线组包括至少两个纳米线，各所述纳米线分立，各所述纳米线包括第一端和第二端，各所述第一端和所述第二端分别接于各所述半导体基体，在同一所述纳米线组内，各所述纳米线在所述第一半导体层上的投影重合。还提供了一种纳米线堆叠结构的形成方法。利于增加集成度。

公开(公告)号：CN101800196B

公开(公告)日：2012-01-25

申请号：CN200910077620.4

申请日：2009-02-09

Applicant: 中国科学院微电子研究所

Inventor： 徐秋霞 ,  许高博

IPC: H01L21/8238 ,  H01L21/283 ,  H01L21/265

Abstract: 一种双金属栅功函数的调节方法，主要步骤为：(1)用快速热氧化生长超薄界面氧化层或氮氧化层；(2)利用磁控反应溅射在超薄界面氧化层上交替溅射淀积高介电常数(K)栅介质，(3)淀积高K栅介质后，快速热退火；(4)采用磁控反应溅射淀积金属氮化物栅；(5)金属离子注入对金属氮化物栅进行掺杂；(6)刻蚀形成金属栅电极后，进行快速热退火将金属离子驱动到金属栅与高K栅介质的界面上。此方法简单易行，具有好的热稳定性和调节金属栅功函数的能力，而且与CMOS工艺完全兼容，便于集成电路产业化。

公开(公告)号：CN102280376A

公开(公告)日：2011-12-14

申请号：CN201010199981.9

申请日：2010-06-08

Applicant: 中国科学院微电子研究所

Inventor： 徐秋霞 ,  许高博

IPC: H01L21/28 ,  H01L21/314 ,  H01L21/285

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 一种用于CMOS器件的双金属栅双高K栅介质的集成方法：用快速热氧化生长超薄界面氧化层或氮氧化层；利用物理溅射在超薄界面氧化层上物理汽相淀积高介电常数K栅介质；淀积高K栅介质后快速热退火；采用物理汽相淀积金属氮化物栅；用光刻胶作掩模先后分别进行掺杂；低压化学汽相淀积多晶硅膜和硬掩模，然后进行光刻和硬掩膜的刻蚀；去胶，依次刻蚀多晶硅膜/金属栅/高K介质形成金属栅叠层结构；形成侧墙-1和源/漏延伸区低能注入和大角度注入；形成侧墙-2和源/漏注入；进行快速热退火，在完成源/漏杂质激活的同时，分别实现NMOS器件和PMOS器件金属栅有效功函数的调节。

公开(公告)号：CN102110598A

公开(公告)日：2011-06-29

申请号：CN200910243739.4

申请日：2009-12-23

Applicant: 中国科学院微电子研究所

Inventor： 周华杰 ,  徐秋霞

IPC: H01L21/28 ,  H01L21/8238

Abstract: 一种适用于PMOS器件的全硅化金属栅功函数的调节方法，包括：局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入14N+；漂净注入前氧化膜，栅氧化，并沉积多晶硅；光刻、刻蚀形成多晶硅栅电极；注入Al杂质，杂质激活；淀积金属镍，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；选择去除未反应的金属镍。本发明提供的方法，易于集成，实现了与CMOS工艺的良好兼容。

公开(公告)号：CN102103983A

公开(公告)日：2011-06-22

申请号：CN200910242767.4

申请日：2009-12-16

Applicant: 中国科学院微电子研究所

Inventor： 胡爱斌 ,  徐秋霞

IPC: H01L21/02

Abstract: 本发明公开了一种在锗衬底上采用铪硅氧氮介质制备MOS电容的方法，包括：清洗锗片；在清洗后的锗片上依次淀积氮化硅薄膜和氮化铪薄膜，重复多次淀积多层氮化硅和氮化铪叠层；然后在氮气的氛围中快速热退火；接着通过涂胶、曝光和显影形成光刻胶的图形；然后淀积金属电极材料；金属电极材料剥离后形成电极图形；在锗衬底的背面溅射一层金属铝；最后在氮气的氛围中在炉管中退火金属化。本发明在铪基高介电常数介质中掺入硅元素，避免了在栅介质淀积后的退火和金属电极形成后的退火过程中生成含有大量缺陷态的锗的氧化物的问题，降低了界面处的固定电荷和电荷俘获中心，获得电学性能优异的锗MOS电容。

公开(公告)号：CN101800178A

公开(公告)日：2010-08-11

申请号：CN200910077623.8

申请日：2009-02-09

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L21/336 ,  H01L21/314 ,  C23C14/34 ,  C23C14/06

Abstract: 本发明公开了一种铪硅铝氧氮高介电常数栅介质的制备方法，该方法是在铪硅铝氧氮高介电常数栅介质的上下表面处淀积氮化铝薄膜，再经高温退火形成铪硅铝氧氮高介电常数栅介质，该方法包括：清洗硅片；对清洗后的硅片进行淀积前氧化；在氧化后的硅片上淀积铪硅铝氧氮高介电常数栅介质；对淀积了铪硅铝氧氮高介电常数栅介质的硅片进行超声清洗；对清洗后的硅片进行淀积后退火；在退火后的硅片上形成金属栅；对形成金属栅的硅片进行淀积后退火；背面溅铝并进行合金处理。利用本发明解决了随着小尺寸器件栅介质厚度的减薄而带来栅介质漏电急剧上升和功耗严重增大的问题，同时，由于铝元素的引入有利于P型金属氧化物半导体器件金属栅功函数的调整。

公开(公告)号：CN101800173A

公开(公告)日：2010-08-11

申请号：CN200910077626.1

申请日：2009-02-09

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L21/283 ,  C23C14/34 ,  H01L21/336

Abstract: 本发明公开了一种钽铝氮金属栅的制备方法，该方法包括：清洗硅片；对清洗后的硅片进行淀积前氧化；在氧化后的硅片上淀积高介电常数栅介质；在高介电常数栅介质上淀积氮化铝/氮化钽叠层金属栅；对淀积了氮化铝/氮化钽叠层金属栅的硅片进行超声清洗；对清洗后的硅片进行金属栅淀积后退火，形成钽铝氮金属栅；背面溅铝并进行合金处理。利用本发明制备的钽铝氮金属栅，由于铝的引入有助于金属栅平带电压向正向漂移，即有助于P型金属氧化物半导体场效应晶体管金属栅功函数的调节。

公开(公告)号：CN101656208A

公开(公告)日：2010-02-24

申请号：CN200910307689.1

申请日：2009-09-25

Applicant: 中国科学院微电子研究所

Inventor： 李永亮 ,  徐秋霞

IPC: H01L21/28 ,  H01L21/8238

Abstract: 本发明涉及一种选择性去除TaN金属栅电极层的方法，属于集成电路制造技术领域。所述方法包括以下步骤：在半导体衬底上形成高K栅介质层；在所述高K栅介质层上形成TaN金属栅电极层，并在其上形成非晶硅硬掩膜；采用干法刻蚀所述非晶硅硬掩膜形成硬掩膜的图形；采用湿法腐蚀对未被所述硬掩膜的图形覆盖的TaN金属栅电极层进行选择性腐蚀；采用湿法腐蚀去除所述硬掩膜的图形。本发明以非晶硅为硬掩膜，采用湿法腐蚀TaN金属栅电极层时，可以实现高选择比的TaN金属栅电极层的去除；另外，采用湿法腐蚀液去除剩余的非晶硅硬掩膜时，对TaN金属栅电极层和高K栅介质层的选择比很高，不存在兼容性问题。