-
公开(公告)号：CN114824076A
公开(公告)日：2022-07-29
申请号：CN202110111598.1
申请日：2021-01-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L49/02 , H01L27/108
Abstract: 本发明提供的一种半导体结构及其制作方法以及使用该半导体结构的DRAM，涉及电子技术领域，包括半导体衬底；设置在所述半导体衬底上的多个下电极，多个所述下电极分布为多排结构，且相邻排的所述下电极相互交错排布；至少一层支撑件，所述支撑件具有椭圆形开口。在上述技术方案中，将支撑图案的具体结构设置为椭圆形以后，支撑图案与相邻的多个下电极连接并形成支撑固定时，便能够增加下电极之间的当前路径，有效的提高漏电路径的长度，解决因漏电路径短而发生的漏电问题。
-
公开(公告)号：CN114678363A
公开(公告)日：2022-06-28
申请号：CN202011552300.2
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/11521
Abstract: 本申请公开了一种半导体结构及制作方法。该半导体结构包括：有源区；两个隔离结构，分别位于所述有源区的两侧；第一栅氧化层，位于所述有源区上；浮置栅极层，位于所述第一栅氧化层上；第二栅氧化层，覆盖所述隔离结构和所述浮置栅极层；控制栅极层，覆盖所述第二栅氧化层。本申请实施例提供的半导体结构，其浮动栅极的结构相较于现有技术并无变化，其第二栅氧化层的面积较大，因此在使用时耦合率较高，电量损失小，提高了存储装置的可靠性。
-
公开(公告)号：CN114628318A
公开(公告)日：2022-06-14
申请号：CN202011456891.3
申请日：2020-12-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L23/48 , H01L23/528 , H01L23/532
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体集成电路技术领域，以解决钨塞中的钨被掏蚀，影响上下互联的导电效果的问题。所述半导体器件的制造方法包括：提供金属层和层间介质层，其中，所述层间介质层具有通孔。在层间介质层的通孔侧壁形成保护侧墙。沿高度方向刻蚀部分所述层间介质层，以使所述保护侧墙的顶部高于所述层间介质层的顶部。在具有所述保护侧墙的所述通孔内形成金属塞结构，其中，所述保护侧墙的顶部高于所述金属塞结构的顶部。在所述金属塞结构上形成金属线。所述半导体器件包括上述技术方案所提的半导体器件的制造方法。本发明提供的半导体器件的制造方法用于制造半导体器件。
-
公开(公告)号：CN114613655A
公开(公告)日：2022-06-10
申请号：CN202011395576.4
申请日：2020-12-03
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种旋转喷洒装置、半导体反应腔室及蚀刻机，涉及半导体制造技术领域，用于解决晶圆中各区域刻蚀一致性差的问题。旋转喷洒装置包括：喷注器及与喷注器驱动连接的喷注器旋转驱动装置；所述喷注器的工作侧用于喷注等离子气体；所述喷注器旋转驱动装置驱动所述喷注器旋转，所述喷注器旋转过程中喷注等离子气体。本发明提供的技术方案能够提高晶圆良率。
-
公开(公告)号：CN114520186A
公开(公告)日：2022-05-20
申请号：CN202011300831.2
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L23/528
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体制造技术领域，以解决铜互连线之间产生铜桥的问题。所述半导体器件的制造方法，包括：提供一基底，基底上具有多个第一沟槽。在多个第一沟槽中形成铜互连线。形成覆盖铜互连线以及基底的第一介质层。对第一介质层和部分基底进行图案化处理，得到多个第二沟槽，每个第二沟槽位于相邻两个第一沟槽之间。至少在第二沟槽中形成第二介质层。所述半导体器件采用上述技术方案所提的半导体器件的制造方法制造。
-
Patent Agency Ranking
公开(公告)号：CN114520161A
公开(公告)日：2022-05-20
申请号：CN202011293683.6
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种晶圆处理装置及方法，属于半导体制造技术领域，解决了现有技术中在进行完所有的晶圆工艺之后才进行清洗，导致无法将半导体制造过程中产生的烟气完全去除，晶圆良率损失的问题。该晶圆处理装置包括工艺腔室、转运腔室和清洗系统。清洗系统设于晶圆处理装置内，以使经过工艺腔室的晶圆能够直接进入清洗系统进行清洗。转运腔室内设有转运机械手，转运机械手完成晶圆在工艺腔室与转运腔室间以及转运腔室与清洗系统间的传送。晶圆处理方法包括在进行完每一个会产生烟气的工艺之后均将晶圆送入清洗系统清洗并进行干燥处理。本发明实现了对烟气的有效去除，改善了因烟气造成的良率损失。
-
公开(公告)号：CN114400280A
公开(公告)日：2022-04-26
申请号：CN202111627590.7
申请日：2021-12-28
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种悬浮吸收层热电堆器件及其制作方法。本发明的第一方面提供了一种悬浮吸收层热电堆器件的制作方法，包括下列步骤：提供半导体衬底，半导体衬底具有正面和背面；在半导体衬底的正面由下至上依次形成支撑层、第一层热偶、第一绝缘层、第二层热偶、第二绝缘层；然后制作接触孔，填充接触孔以形成引线层；之后形成牺牲层，牺牲层覆盖第二绝缘层的部分表面，并且使引线层裸露；在牺牲层表面以及裸露的引线层和第二绝缘层表面覆盖吸光层，进行图形化；释放部分牺牲层使吸光层悬浮，以及对半导体衬底背面进行刻蚀形成背腔。本发明解决了现有技术中悬浮热电堆器件不易加工以及加工后结构机械稳定性差的问题。
-
公开(公告)号：CN114361160A
公开(公告)日：2022-04-15
申请号：CN202011089769.7
申请日：2020-10-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108
Abstract: 本公开提供了一种半导体器件、动态随机存取存储器及电子设备，该半导体器件包括半导体基底、沟槽隔离层、栅氧化层、第一阻挡层、第二阻挡层、第一导电层及第二导电层等。在半导体基底上设置有第一凹槽和第二凹槽，沟槽隔离层贴附于第一凹槽的底壁和侧壁上，栅氧化层贴附于第二凹槽的底壁和侧壁上。第一阻挡层沉积于沟槽隔离层上，第二阻挡层沉积于栅氧化层上，第一阻挡层上表面的高度小于第二阻挡层上表面的高度。第一导电层填充于第一阻挡层围成的第一空间内，第二导电层填充于第二阻挡层围成的第二空间内。该存储器包括本公开的半导体器件，该电子设备包括存储器。本公开能够通过全新的半导体器件结构有效抑制栅诱导漏极泄漏电流的问题。
-
公开(公告)号：CN114335317A
公开(公告)日：2022-04-12
申请号：CN202111423432.X
申请日：2021-11-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种热电堆及其制备方法、热电堆红外探测器，涉及红外探测器技术领域，用于提供一种灵敏度高热电堆的技术方案。热电堆的制备方法包括：提供SOI衬底；对SOI衬底中的顶层硅进行第一图形化处理，得到第一热电偶层；在第一热电偶层上依次形成第一绝缘层和第二热电偶材料层；对第二热电偶材料层进行第二图形化处理，得到第二热电偶层；在第二热电偶层上形成第二绝缘层，在第二绝缘层上形成连通至第二热电偶层的顶部的多个第一接触孔，以及形成连通至第一热电偶层的顶部的多个第二接触孔；在多个第一接触孔中、多个第二接触孔中以及第二绝缘层上形成金属电极结构；在金属电极层上形成光吸收层；在SOI衬底中的背衬底上形成背腔，得到热电堆。
-
公开(公告)号：CN114334973A
公开(公告)日：2022-04-12
申请号：CN202011065517.0
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578 , H01L21/205
Abstract: 本发明涉及一种半导体结构及其制备方法和半导体器件。一种半导体结构，包括：半导体基底，所述半导体基底上包括具有有源区和沟槽；所述沟槽底部表面含有氧等离子体处理层；所述沟槽顶部表面含有氢离子处理层；自所述含有氢离子处理层的沟槽顶部表面到所述含有氧等离子体处理层的沟槽底部表面形成有非共形硅膜。本发明对沟槽的顶部和低部进行了不同化学处理，使沟槽顶部和底部结合硅膜的厚度因硅成核的速度不同而不同，因此最终形成的非共形膜在沟槽顶部和底部有差异，解决了现有技术中台阶覆盖率无法调整的问题。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.041 seconds)
