公开(公告)号：CN102916041A

公开(公告)日：2013-02-06

申请号：CN201210458192.1

申请日：2012-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 罗杰馨 ,  陈静 ,  伍青青 ,  柴展 ,  余涛 ,  吕凯 ,  王曦

IPC: H01L29/737 ,  H01L21/331

Abstract: 本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGeHBT器件的截止频率。

公开(公告)号：CN102104063B

公开(公告)日：2012-10-31

申请号：CN200910201332.5

申请日：2009-12-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  周建华 ,  肖德元 ,  王曦

IPC: H01L29/732 ,  H01L21/331 ,  H01L21/762

CPC classification number: H01L29/7317 ,  H01L29/66265

Abstract: 本发明公开了一种SOI纵向双极晶体管及其制作方法，该双极晶体管包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。本发明它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本发明采用侧氧隔离工艺，提高SOI BJT与SOI CMOS的兼容性，使SOI BiCMOS工艺变得简单，从而降低成本。

公开(公告)号：CN101771028B

公开(公告)日：2012-09-05

申请号：CN200910200961.6

申请日：2009-12-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  陈静

IPC: H01L25/075 ,  H01L21/50 ,  H01L33/48 ,  H01L33/58

Abstract: 本发明揭示了一种白光LED芯片，包括构成顺次构成层叠结构的第一类型LED芯片、第二类型LED芯片、及第三类型LED芯片；所述第一类型LED芯片、所述第二类型LED芯片、及所述第三类型LED芯片均包括间隔排列的基本发光单元与环氧树脂透镜。本发明还提供一种LED芯片的制造方法，包括分别制作包括间隔排列的基本发光单元与环氧树脂透镜的第一类型LED芯片、所述第二类型LED芯片、及所述第三类型LED芯片，并将上述三者键合以构成层叠结构的步骤。本发明的有益效果在于：节约芯片面积，发光效率高。

公开(公告)号：CN102569069A

公开(公告)日：2012-07-11

申请号：CN201210062609.2

申请日：2012-03-09

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  余涛 ,  罗杰馨 ,  伍青青 ,  柴展

IPC: H01L21/331 ,  H01L29/737 ,  H01L29/06

CPC classification number: H01L29/7378 ,  H01L29/0821

Abstract: 本发明提供一种SiGe-HBT晶体管及其制备方法，属于微电子与固体电子领域。该SiGe异质结双晶体管的制备方法通过采用离子注入技术，在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P+层与N+层组成的叠层，所述P+层或N+层的掺杂浓度值呈高斯分布，且其浓度值小于基区的掺杂浓度值，大于集电区的掺杂浓度值。本发明的方案不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。

公开(公告)号：CN102176215B

公开(公告)日：2012-06-27

申请号：CN201110072771.8

申请日：2011-03-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  柴展 ,  王曦

IPC: G06F17/50 ,  H01L29/78

CPC classification number: G06F17/5036

Abstract: 本发明公开了一种SOI场效应晶体管SPICE模型系列的建模方法，通过设计制作辅助器件，测量电学特性数据，获取中间数据，在中间数据的基础上提取模型参数，建立浮体结构SOI场效应晶体管的SPICE模型，并利用中间数据及辅助器件数据提取模型参数，编写宏模型，建立体引出结构SOI场效应晶体管的SPICE模型。本发明提出的建模方法考虑了体引出结构中引出部分的寄生晶体管的影响，利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构的SOI场效应晶体管的实际工作情况及电学特性，提高了模型的拟和效果。

公开(公告)号：CN101950723B

公开(公告)日：2012-04-11

申请号：CN201010220390.5

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/78612 ,  H01L21/28518 ,  H01L29/78654

Abstract: 本发明公开了一种实现源体欧姆接触且基于SOI的MOS器件制作方法，先制作栅区，进行高剂量的源区和漏区轻掺杂，形成较高浓度的轻掺杂N型源区和轻掺杂N型漏区，之后在栅区周围制备侧墙隔离结构，进行源区和漏区离子注入，通过一道在源区位置设有开口的掩膜版，倾斜的进行重掺杂P离子注入，从而在源区与体区之间形成重掺杂的P型区，最后在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与其旁边的重掺杂P区形成欧姆接触，释放基于SOI的MOS器件在体区积累的空穴，从而抑制基于SOI的MOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN102360564A

公开(公告)日：2012-02-22

申请号：CN201110285756.1

申请日：2011-09-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  余涛 ,  罗杰馨 ,  伍青青 ,  柴展

IPC: G11C11/40

Abstract: 本发明提供一种双晶体管储存器，包括I-MOS管与MOSFET管，所述I-MOS管的栅极连接有字线，所述I-MOS管的漏极连接有第一位线，所述MOSFET管的栅极连接所述I-MOS管的源极，所述MOSFET管的漏极连接有第二位线，所述MOSFET管的源极接地。本发明中由I-MOS管与MOSFET管组成的双晶体管储存器不但具有非常快的开关速度，而且能有效避免“0”状态时GIDL电流的影响，从而提高“0”态保持时间。

公开(公告)号：CN101719500B

公开(公告)日：2011-09-21

申请号：CN200910199722.3

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。

公开(公告)号：CN101710584B

公开(公告)日：2011-05-11

申请号：CN200910199723.8

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/16 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L21/845 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。

公开(公告)号：CN101986435A

公开(公告)日：2011-03-16

申请号：CN201010212134.1

申请日：2010-06-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  黄晓橹 ,  陈静

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/78612

Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构及其制造方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区与Si衬底之间，以及漏区与Si衬底之间分别设有绝缘埋层，在沟道与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源区及漏区与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。