-
公开(公告)号：CN103985741A
公开(公告)日：2014-08-13
申请号：CN201410250193.6
申请日：2014-06-06
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7606 , H01L29/66037
Abstract: 本发明提供一种基于ALD的石墨烯基热电子晶体管及其制备方法，包括步骤：1)提供一重掺杂N型Si，在其表面两侧生长发射区电极；2)在所述重掺杂N型Si表面热氧化形成第一势垒；3)在所述第一势垒表面形成单层石墨层作为基区，并在其表面两侧形成基区电极；4)利用ALD工艺在所述单层石墨烯表面的基区电极之间形成第二势垒，并在第二势垒表面形成金属集电区。本发明通过制备单层石墨烯作为基区，利用石墨烯准弹道传输的性能，结合热电子的隧穿特性使热电子器件的性能更好；而利用ALD在单层石墨烯表面生长的高k金属氧化物势垒厚度可控且无针孔，质量好。另外，本发明提供制备方法具有制备精确、制备工艺流程简单、产量高的优点。
-
公开(公告)号：CN103594517A
公开(公告)日：2014-02-19
申请号：CN201310505168.3
申请日：2013-10-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 于利希研究中心股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明提供一种多栅SOI-LDMOS器件结构，包括：SOI衬底，包括硅衬底、埋氧层及顶硅层；有源区，形成于所述顶硅层中，包括依次相连的源区、沟道区、漂移区、浅掺杂漏区、及漏区；多晶硅栅，包括结合于所述沟道区表面的栅氧层及多晶硅层，所述多晶硅栅被至少一个介质层隔成至少两个短栅结构，且对应所述介质层下方的沟道区中形成有与所述沟道区掺杂类型相反的重掺杂区域。本发明的多栅SOI-LDMOS器件结构，有较高的击穿电压，跨导特性较好，正向导通电阻较小，自热效应较低等特点；由于短栅之间存在与沟道掺杂类型相反的重掺杂区域，当器件受到辐照时，这些重掺杂区域相当于复合中心，为辐照产生的电子空穴对提供了大量的复合中心，从而提高器件整体的抗辐照性能。
-
公开(公告)号：CN101950758B
公开(公告)日：2012-10-10
申请号：CN201010225694.0
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4，这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料，并对高介电常数材料进行适当的氮化处理，使得高介电常数材料上层形成一层高介电常数的氮氧化合物，这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。
-
公开(公告)号：CN102664147A
公开(公告)日：2012-09-12
申请号：CN201210149093.5
申请日：2012-05-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/283
Abstract: 本发明介绍了一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法，包括：首先提供一GaAs晶片作为衬底，并对其进行清洗，将处理好的GaAs衬底晶片放入ALD反应腔；然后利用等离子体对GaAs衬底进行等离子体原位预处理，紧接着沉积高K栅介质薄膜；最后采用氧等离子体对高K栅介质薄膜进行原位后处理。本发明通过在沉积高K栅介质薄膜之前利用等离子体原位处理对GaAs衬底进行钝化，改善了高K栅介质与GaAs衬底之间的界面特性，降低了费米能级钉扎效应的影响，并且在高K栅介质薄膜形成后利用氧等离子体原位后处理提高了高K薄膜的致密度和薄膜质量。
-
公开(公告)号：CN102592974A
公开(公告)日：2012-07-18
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
Patent Agency Ranking
公开(公告)号：CN102569070A
公开(公告)日：2012-07-11
申请号：CN201210075130.2
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334
Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。
-
公开(公告)号：CN101916727B
公开(公告)日：2012-05-09
申请号：CN201010220370.8
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/331 , H01L21/316
CPC classification number: H01L29/7824 , H01L29/0653 , H01L29/0886 , H01L29/42368 , H01L29/66681
Abstract: 本发明提供的SOI高压功率器件的制备方法，其首先在SOI基板表面的部分区域形成第一氧化层，再去除所述第一氧化层以便形成凹陷区，然后在凹陷区形成第二氧化层，以便使第二氧化层的表面与SOI基板表面保持平齐，再在已形成第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域，随后在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使第三氧化层和第二氧化层的厚度之和与SOI基板中的氧化夹层的厚度接近一致，最后再生成分别与P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成耐高压的高压功率器件。
-
公开(公告)号：CN101950757A
公开(公告)日：2011-01-19
申请号：CN201010225685.1
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种基于SOI衬底生长的可进行高温处理的高介电常数材料栅结构及其制备方法。该栅结构的制备与现有CMOS工艺中高温处理步骤相兼容。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的氮化铝(AlN)，这层AlN将有效隔离高介电常数层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在AlN上沉积一层含铝的高介电常数复合薄膜，该含铝的高介电常数复合薄膜可在较高退火温度下仍保持非晶特性。最后在复合薄膜上再沉积一层用来阻挡电极杂质向高介电常数材料扩散的超薄Al2O3膜层，并溅射生长金属电极。
-
公开(公告)号：CN101916780A
公开(公告)日：2010-12-15
申请号：CN201010234287.6
申请日：2010-07-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7824 , H01L29/0634
Abstract: 本发明公开了一种具有多层超结结构的LDMOS器件，该器件的有源区包括：栅区、位于栅区两侧的源区和漏区、位于栅区之下的体区、位于体区与漏区之间的多层超结结构；所述多层超结结构包括由下至上依次排列的至少两层超结结构，每层超结结构由横向交替排列的n型柱区和p型柱区组成，优选地，上下层超结结构的n型柱区和p型柱区交错排列。该器件的多层超结结构能够进一步提高p/n型柱区间的接触面积，同时该结构的制作方法不会带来显著的副作用，这样能够保证器件的抗击穿能力比传统的超结LDMOS更高，并且该多层超结结构还具有很好的扩展性。
-
公开(公告)号：CN111416621A
公开(公告)日：2020-07-14
申请号：CN202010276988.X
申请日：2020-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/66
Abstract: 本发明提供了一种用于电流舵DAC的功耗降低电路，包括比较—控制电路，比较—控制电路设置为：在每个采样周期对当前采样周期的输入信号进行采样，并至少以当前采样周期的输入信号与前一采样周期的输入信号相同为判断条件，在符合至少一个判断条件时，控制驱动锁存电路被使能并更新其输出值；否则，驱动锁存电路保持锁存状态，以维持前一采样周期的输出。本发明还提供用于电流舵DAC的功耗降低方法。本发明的用于电流舵DAC的功耗降低电路，通过比较—控制对输入DAC的数字码是否发生变化进行检测，控制后级锁存电路工作状态，可以减少锁存电路开关频率，降低DAC电路的动态功耗。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.057 seconds)
