-
公开(公告)号：CN107204755B
公开(公告)日：2020-07-24
申请号：CN201710432878.6
申请日：2017-06-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K3/0231 , H03K3/012 , H03K3/011
Abstract: 一种高精度的自适应张弛振荡器，利用电容预充电原理抵消设于振荡电路中的充放电控制电路产生的延时，包括振荡电路、第一电容预充电电路和第二电容预充电电路，电容预充电电路用于给振荡器充放电电容预充电，振荡电路在电容预充电电路预充电电平的基础上进行充放电，电容两次充电产生的误差延时抵消，使振荡器工作在预设的频率上，实现显著提高频率‑控制电流线性度，且本发明不是直接通过提升比较器或者RS触发器的速度来减小延时，而是通过两次充电过程抵消控制电路产生的延时以及随外界环境变化的失调的影响，显著地提高了振荡器的精度，并且具有很强的温度稳定性和电源电压抑制即自适应性。
-
公开(公告)号：CN110046565A
公开(公告)日：2019-07-23
申请号：CN201910279211.6
申请日：2019-04-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于Adaboost算法的人脸检测方法，步骤是：对输入的视频或图像进行预处理，包括进行灰度归一化和滤波去噪；将彩色图像的RGB空间转换为YCbCr空间，然后根据肤色色度的范围，对图像进行肤色分割；对肤色分割后的图像进行形态学处理；采用Canny边缘检测算法对形态学处理后的图像进行边缘检测；利用RHT检测图像中的椭圆，将检测出似人脸的椭圆区域抠出，作为人脸候选区域；利用Adaboost算法训练级联分类器，利用训练好的级联分类器对人脸候选区域进行人脸检测，输出人脸位置。此种人脸检测方法能够在保证检测率的同时，降低计算量，提高检测速度。
-
公开(公告)号：CN109948113A
公开(公告)日：2019-06-28
申请号：CN201910159208.0
申请日：2019-03-04
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F17/14
Abstract: 本发明公开一种基于FPGA的二维FFT加速器，MCU与外部存储器相连接，用于读取外部存储器的输入数据，并将FFT计算结果发送给外部存储器；图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区，用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据；地址产生器用于产生图片缓存区的读取地址，按照该地址读取图片缓存区中的数据送入FFT计算器；FFT计算器采用FPGA实现，包含N个FFT计算子单元，每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区，每个计算子单元均用于完成复数乘法功能和四点FFT操作；结果缓存区用于缓存FFT计算器处理后的计算结果，然后通过AXI4总线接口发送至MCU。此种结构能够高效地进行图像的二维FFT。
-
公开(公告)号：CN109934339A
公开(公告)日：2019-06-25
申请号：CN201910168042.9
申请日：2019-03-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于一维脉动阵列的通用卷积神经网络加速器，AXI4总线接口用于实现模式配置指令的载入以及待计算数据的读取与结果数据的批量发送；模式配置器通过模式配置指令配置各个功能模块为对应工作类型；数据调度模块可并发进行待计算数据缓存、计算数据读取、卷积结果缓存以及卷积结果处理与输出任务；卷积计算模块采用一维脉动阵列的模式进行卷积计算；待计算数据缓存区、卷积结果缓存区、输出结果缓冲FIFO，用于缓存对应数据；结果处理模块进行卷积神经网络中常见的结果处理操作。此种加速器能够兼容卷积神经网络中的不同计算类型并进行高并行度计算来有效加速，同时只需要较低的片外访存带宽需求以及少量的片上存储资源。
-
公开(公告)号：CN109192787A
公开(公告)日：2019-01-11
申请号：CN201810801921.6
申请日：2018-07-19
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明涉及一种具有两极肖特基控制的凹槽型阳极快恢复二极管及其制造方式，包括：阴极金属，在阴极金属的上方有N型本征区，在N型本征区的上方有阳极金属，在阴极金属上设有相互间隔分布的轻掺杂N型区域和重掺杂N型区域，轻掺杂N型区域的底部与阴极金属为肖特基接触，在N型本征区与阳极金属之间设有相互间隔分布的重掺杂P型区域和轻掺杂P型区域，并且，重掺杂P型区域的上表面低于轻掺杂P型区域的上表面，形成凹槽型阳极区域，轻掺杂P型区域与阳极金属为肖特基接触。所述两极肖特基控制的凹槽型阳极快恢复二极管的制造方法，其特征在于，通过一步刻蚀可以同时形成阳极表面和侧壁的肖特基接触。
-
Patent Agency Ranking
公开(公告)号：CN109034025A
公开(公告)日：2018-12-18
申请号：CN201810774764.4
申请日：2018-07-16
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06K9/00
CPC classification number: G06K9/00228 , G06K9/00268
Abstract: 本发明公开一种基于ZYNQ的人脸关键点检测系统，包括摄像头、ZYNQ平台和VGA显示器，其中，ZYNQ平台集成有可编程逻辑模块和处理系统模块，处理系统模块中设有处理器和存储器；所述摄像头用于采集视频信息并将其发送到ZYNQ平台，ZYNQ平台将视频转换成单帧图像并保存在存储器中，可编程逻辑模块进行一系列计算后将运算结果返回处理器，处理器根据运算结果显示相应的人脸关键点，并将处理后的图像存至存储器，最后图像转成满足VGA输出的数据格式并输出到VGA显示器。此种系统具有并行计算能力强，准确率高和预测速度快的优点。
-
公开(公告)号：CN107390767B
公开(公告)日：2018-08-17
申请号：CN201710650676.9
申请日：2017-08-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05F3/26
Abstract: 一种具有温度补偿的宽温度全MOS电压基准源，设有启动电路、基准核心电路、由温度检测电路、温度逻辑开启电路和高低温温度补偿电路构成的温度补偿电路。启动电路向基准核心电路注入电流使其正常工作，基准核心电路基于阈值电压和热电压的一阶温度补偿原理，采用CMOS型自偏置电流产生电路产生电流并经过有源负载产生基准电压VREF，温度检测电路提取MOS器件的阈值电压进行温度检测，经温度补偿逻辑开启电路进行逻辑处理后输出给高低温温度补偿电路，高低温温度补偿电路针对对不同的工作温度范围进行补偿并将补偿结果反馈耦合到基准核心电路输出的基准电压中，实现宽温度工作条件下低温度系数和高电源抑制比的全MOS电压基准源。
-
公开(公告)号：CN106959723B
公开(公告)日：2018-04-13
申请号：CN201710351210.9
申请日：2017-05-18
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05F1/567
Abstract: 一种宽输入范围高电源抑制比的带隙基准电压源，包括电压预调节电路和带隙基准核电路，电压预调节电路产生一个低温漂、高电源抑制比的预调节电压Vreg对带隙基准核电路进行供电，带隙基准核电路包括启动电路、负温度系数电流ICTAT产生电路、正温度系数电流IPTAT产生电路和非线性电流INL产生电路，非线性电流INL产生电路用于补偿负温度系数电流ICTAT产生电路中的高阶温度分量，通过叠加电流ICTAT、IPTAT、INL并由电流‑电压转换电路得到近似零温度系数的基准电压Vref。
-
公开(公告)号：CN107689787A
公开(公告)日：2018-02-13
申请号：CN201710675218.0
申请日：2017-08-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K17/687
CPC classification number: H03K17/687 , H03K2217/0054 , H03K2217/0063
Abstract: 一种用于半桥结构的高压侧栅驱动电路，其中的脉冲滤波电路包括两条信号通路，两条通路均设有缓冲电路、倒相器单元和整形电路，两个倒相器单元均有四个端口，两个倒相器单元的第一端口为输入端，两个倒相器单元的第二端口分别为输出端，两个倒相器单元的第三端口为固定电位端，两个倒相器单元的第四端口为浮动电位端；若第一端口和第四端口的电压差的绝对值高于倒相器单元阈值电压VTH，第四端口的电信号可以通过第一倒相器单元或第二倒相器单元传递至第二端口；若第一端口和第四端口的电压差绝对值不高于倒相器单元阈值电压VTH，则第四端口的电信号无法通过第一倒相器单元或第二倒相器单元传递至第二端口。
-
公开(公告)号：CN107402744A
公开(公告)日：2017-11-28
申请号：CN201710565865.6
申请日：2017-07-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F9/30
CPC classification number: G06F9/30134 , G06F9/30007
Abstract: 本发明公开一种可重构反馈移位寄存器，包括可配置移位寄存器模块、数据抽取模块、运算单元模块和配置信息控制模块。移位寄存器中的数据在每个时钟脉冲左移或右移一定比特数，移动的比特数受配置信息控制，移位寄存器的反馈输入为运算单元模块的输出数据；数据抽取模块可抽取移位寄存器中任意位置的连续比特位的数据，抽取位置受配置信息控制，数据抽取模块有多个并行输出端口；运算单元模块将数据抽取模块抽取的多个数据进行运算后输出到移位寄存器，输出数据的位宽和运算过程受配置信息控制。本发明具有时移步长可配置、数据抽取位置可配置的优点，可以重构实现多种时移步长、数据抽取位置不同的流密码算法，大大提高了流密码算法实现的灵活性。
-
-
-
-
-
-
-
-
-
Search Results
832
records
(took 0.081 seconds)
