-
公开(公告)号：CN117316933A
公开(公告)日：2023-12-29
申请号：CN202210689556.0
申请日：2022-06-17
Applicant: 无锡华润上华科技有限公司
Abstract: 本申请涉及一种半导体器件及其制备方法，半导体器件包括：第一金属层，设置于基底上；介质层，设置于第一金属层远离基底的一侧；第二金属层，设置于介质层远离第一金属层的一侧；第二金属层的电位高于第一金属层的电位；以及金属环，设置于介质层远离第一金属层的一侧，且金属环围绕第二金属层的外侧设置；其中，金属环的部分位于介质层中。这样，优化了第二金属层边缘处的电场分布，降低第二金属层边缘处的电场强度，提高了半导体器件的耐压，避免介质层被提前击穿。
-
公开(公告)号：CN117293177A
公开(公告)日：2023-12-26
申请号：CN202210695511.4
申请日：2022-06-20
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法，所述横向扩散金属氧化物半导体器件包括：第一导电类型阱区；第二导电类型漂移区，设于第一导电类型阱区中；绝缘隔离结构，设于第二导电类型漂移区中；漏极区，具有第一导电类型，靠近第二导电类型漂移区和绝缘隔离结构设置；源极区，具有第一导电类型，第二导电类型漂移区位于源极区和所述漏极区之间。本发明利用绝缘隔离结构将器件开启时靠近漏端的不均匀的大电流挡住，迫使其向电流更小的地方分流，从而改善Kirk效应带来的漏端损伤。而第二导电类型漂移区能够起到对于电子的复合阻挡层的作用，防止在漏极区边缘形成强电离场，避免出现触发电压在多次ESD应力冲击下的Walk‑in现象。
-
公开(公告)号：CN114695511B
公开(公告)日：2023-11-24
申请号：CN202011630769.3
申请日：2020-12-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法，所述器件包括：衬底；漂移区，设于衬底上；多层掺杂结构，设于漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条；多根掺杂多晶硅柱,设于漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条；场氧化层，设于各掺杂多晶硅柱上，场氧化层的底部与各掺杂多晶硅柱的顶部接触；导电结构，设于场氧化层上；其中，场氧化层在各掺杂多晶硅柱的位置开设有多个通孔，各通孔内填充有导电材料，各掺杂多晶硅柱通过通孔内的导电材料电连接至导电结构。本发明将纵向分布的第二导电类型掺杂多晶硅柱以串联电容器方式电连接在一起，可以优化体内电场分布，进一步提升器件的反向耐压。
-
公开(公告)号：CN115483281A
公开(公告)日：2022-12-16
申请号：CN202110600489.6
申请日：2021-05-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/739 , H01L29/08
Abstract: 本申请实施例提供的逆导型横向绝缘栅双极型晶体管，包括：形成于衬底上的漂移区，位于所述漂移区上的栅极，位于漂移区上且靠近栅极一侧的发射极区域，以及位于漂移区上且远离栅极一侧的集电极区域；其中，在漂移区的集电极区域所在的一侧设置有两个以上间隔布置的N阱区；在两个以上间隔布置的N阱区之间设置有P阱区；在N阱区上设置有P+接触区；在P阱区上设置有N+接触区；P+接触区和N+接触区均与集电极引出端导电连接；如此，不仅使得改进后的器件结构无需额外再并联FWD来续流，而且提升了整个器件的开关特性。
-
公开(公告)号：CN110875302B
公开(公告)日：2022-08-12
申请号：CN201811012572.6
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，设于衬底中，包括第一阱、第二阱及第三阱；第二导电类型阱区，设于衬底中，包括第四阱和第五阱，第四阱设于第一阱和第二阱之间从而将第一阱和第二阱相隔离，第五阱设于第二阱和第三阱之间从而将第二阱和第三阱相隔离；齐纳管阱区，设于第一阱中；第一掺杂区，设于齐纳管阱区中；第二掺杂区，设于齐纳管阱区中；第三掺杂区，设于第二阱中；第四掺杂区，设于第三阱中；第五掺杂区，设于第三阱中。本发明隔离效果好，避免了寄生BJT开启，因此ESD鲁棒性高、便于集成。且采用寄生的可控硅可大幅度提升负脉冲ESD的电流能力。
-
Patent Agency Ranking
公开(公告)号：CN114823856A
公开(公告)日：2022-07-29
申请号：CN202210447055.1
申请日：2022-04-26
Applicant: 电子科技大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。
-
公开(公告)号：CN110875303B
公开(公告)日：2022-05-06
申请号：CN201811014100.4
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，设于衬底中，包括第一阱、第二阱；第三阱，设于衬底上，第三阱的底部延伸至衬底；第四阱，设于第一阱中；第一掺杂区，设于第二阱中；第二掺杂区，设于第三阱中；第三掺杂区，设于第四阱中；第四掺杂区，设于第四阱中；第五掺杂区，从第四阱中延伸至第四阱外，且位于第四阱外的部分位于第一阱中；第六掺杂区，设于第一阱中；第七掺杂区，设于第五掺杂区下方、第一阱中。本发明可直接通过芯片正面的金属连线层将泄放电流引出，避免由于在衬底背面增加金属引出线，导致寄生的电阻和电感影响芯片性能。
-
公开(公告)号：CN107785367B
公开(公告)日：2021-10-15
申请号：CN201610793855.3
申请日：2016-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/06 , H01L29/10 , H01L29/66 , H01L29/808 , H01L21/265 , H01L21/8234
Abstract: 本发明涉及一种集成有耗尽型结型场效应晶体管的功率器件及其制造方法，所述器件包括：阱区，为第二导电类型且形成于第一导电类型区内；JFET源极，为第一导电类型且形成于阱区内；JFET源极的金属电极，形成于JFET源极上且与JFET源极接触；横向沟道区，为第一导电类型，形成于两相邻JFET源极之间且两端与两相邻JFET源极接触；JFET金属栅极，形成于阱区上。本发明可以通过调节横向沟道区的注入剂量和能量，得到不同档位的夹断电压，因而与传统的纵向沟道形成的JFET相比，其夹断电压调控更加方便。同时由于横向沟道浓度更加均匀，其夹断电压也会更加稳定。
-
公开(公告)号：CN113130646A
公开(公告)日：2021-07-16
申请号：CN201911395825.7
申请日：2019-12-30
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 本发明提供一种半导体器件及其制作方法，所述半导体器件包括:半导体衬底，所述半导体衬底中形成有第一漂移区；所述半导体衬底上形成有栅极结构，所述栅极结构的一部分覆盖所述第一漂移区的一部分；所述第一漂移区内形成有第一凹槽，所述第一凹槽底部的半导体衬底中形成有漏区。根据本发明提供的半导体器件及其制作方法，通过在漂移区内形成凹槽，并在凹槽底部的半导体衬底中形成漏区，纵向延长了漂移区的长度，提高了半导体器件的承受电压，同时减小了半导体器件的面积。
-
公开(公告)号：CN111048587B
公开(公告)日：2021-07-02
申请号：CN201811195273.0
申请日：2018-10-15
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽栅耗尽型VDMOS器件及其制造方法，所述器件包括：漏极区；沟槽栅，包括沟槽内表面的栅绝缘层，和填充于沟槽内且被栅绝缘层包围的栅电极；沟道区，位于栅绝缘层周围；阱区，位于沟槽栅两侧；源极区，位于阱区内；漂移区，位于阱区和漏极区之间；第二导电类型掺杂区，位于沟道区和漏极区之间；第一导电类型掺杂区，位于第二导电类型掺杂区两侧，且位于漂移区和漏极区之间。本发明在沟槽底部形成第二导电类型掺杂区和第一导电类型掺杂区的PN结构。在耗尽管开态，电流通过导电沟道进入PN结构后，在此区域电子和空穴形成电荷平衡，相比漂移区电阻更低，因此器件单个元胞开态的导通电阻大大降低。
-
-
-
-
-
-
-
-
-
Search Results
162
records
(took 0.071 seconds)
