-
公开(公告)号：CN111180418A
公开(公告)日：2020-05-19
申请号：CN201911105606.0
申请日：2019-11-12
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/11524 , H01L27/11551 , H01L21/768
Abstract: 公开了三维半导体存储器件及其制造方法。可以提供一种三维半导体存储器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括交替堆叠在衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分；蚀刻停止结构，在电极结构的阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。
-
公开(公告)号：CN111146207A
公开(公告)日：2020-05-12
申请号：CN201911043745.5
申请日：2019-10-30
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11578
Abstract: 公开了三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括交替堆叠在所述衬底上的多个电极和多个介电层，并且在所述连接区域上具有阶梯结构；以及蚀刻停止图案，所述蚀刻停止图案覆盖所述电极结构的所述阶梯结构。当在俯视图中观察时，所述电极结构和所述蚀刻停止图案在平行于所述衬底的顶表面的第一方向上延伸。所述电极结构在平行于所述衬底的顶表面并且与所述第一方向相交的第二方向上具有第一宽度。所述蚀刻停止图案在所述第二方向上具有第二宽度。所述第二宽度小于所述第一宽度。
-
公开(公告)号：CN106331804A
公开(公告)日：2017-01-11
申请号：CN201610368593.6
申请日：2016-05-30
Applicant: 三星电子株式会社
IPC: H04N21/422 , H04N21/443
Abstract: 提供了用于基于在移动多媒体装置时使用的把手来有效管理其电力消耗的多媒体装置。该多媒体装置包括显示器、附接至多媒体装置的把手、用于感测把手的状态的传感器、电源以及控制器，其中，控制器配置为在传感器的感测值表示把手被使用的状态时阻断供给至显示器的电力。
-
公开(公告)号：CN104811807A
公开(公告)日：2015-07-29
申请号：CN201510236251.4
申请日：2012-03-02
Applicant: 三星电子株式会社
Inventor： 金智源
IPC: H04N21/443 , H04N5/63 , H04N21/4363 , G09G5/00
CPC classification number: H04N21/4436 , G09G5/003 , G09G5/006 , G09G2330/02 , G09G2370/04 , G09G2370/12 , G09G2370/22 , H04N5/63 , H04N21/43615 , H04N21/43635
Abstract: 一种图像处理装置，包括：芯片组单元，被配置为处理数据；连接器，包括多个端子，该连接器被配置用于与电缆连接以使得该芯片组单元向外部设备发送信号并且从外部设备接收信号；和电源，被配置为向该芯片组单元和一开关单元提供电力；和该开关单元，被配置为通过连接器的第一端子向外部设备提供电力，其中当电缆连接到连接器时，基于连接器的第二端子的信号状态控制关于是否向第一端子提供电力的、该开关单元的切换操作。其中第二端子的信号状态根据连接器的第三端子是否连接到第二端子而变化。也公开了一种图像处理装置的控制方法。
-
公开(公告)号：CN111180418B
公开(公告)日：2025-05-06
申请号：CN201911105606.0
申请日：2019-11-12
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B41/35 , H10B41/20 , H01L21/768
Abstract: 公开了三维半导体存储器件及其制造方法。可以提供一种三维半导体存储器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括交替堆叠在衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分；蚀刻停止结构，在电极结构的阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。
-
Patent Agency Ranking
公开(公告)号：CN118234251A
公开(公告)日：2024-06-21
申请号：CN202311151640.8
申请日：2023-09-07
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/488 , H01L23/482 , H01L23/485
Abstract: 本发明构思提供了芯片堆叠结构以及包括其的半导体封装件，所述芯片堆叠结构包括彼此接合的第一半导体芯片和第二半导体芯片，所述半导体封装件包括沿垂直方向堆叠的多个芯片堆叠结构。
-
公开(公告)号：CN118159032A
公开(公告)日：2024-06-07
申请号：CN202311575824.7
申请日：2023-11-22
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一衬底结构，包括第一解码器电路区域、第二解码器电路区域和页缓冲器电路区域；以及第二衬底结构，连接到第一衬底结构。第二衬底结构包括第一单元结构和第二单元结构，第一单元结构包括第一水平延伸栅电极，并且第二单元结构包括第二水平延伸栅电极。第二单元结构设置在第一单元结构下方。第一阶梯结构设置在第一单元结构和第二单元结构的一侧，并且第二阶梯结构设置在与第一侧相对的第二侧。虚设结构设置在第一阶梯结构下方。第一接触插塞穿过第一阶梯结构和第一虚设结构，并分别连接到第一栅电极，并且第二接触插塞穿过第二阶梯结构，并分别连接到第二栅电极。
-
公开(公告)号：CN117497560A
公开(公告)日：2024-02-02
申请号：CN202310904992.X
申请日：2023-07-21
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H10B12/00
Abstract: 一种半导体器件，可以包括：第一半导体结构，包括下衬底；以及第二半导体结构，在第一半导体结构上，并通过接合结构接合到第一半导体结构。第二半导体结构可以包括：图案结构；上绝缘层，在图案结构上；堆叠结构，包括在第一半导体结构和图案结构之间交替地堆叠的栅电极层和层间绝缘层；沟道结构，延伸穿过堆叠结构；分离结构，延伸穿过堆叠结构，并分离堆叠结构。每个分离结构可以包括第一部分和第二部分，第一部分延伸穿过堆叠结构，第二部分从第一部分延伸并延伸穿过图案结构，并且第二半导体结构还可以包括间隔物层，该间隔物层将每个分离结构的第二部分与图案结构分离。
-
公开(公告)号：CN115701221A
公开(公告)日：2023-02-07
申请号：CN202210411018.5
申请日：2022-04-19
Applicant: 三星电子株式会社
IPC: H10B41/35 , H10B41/27 , H10B43/35 , H10B43/27 , G11C11/401
Abstract: 提供了半导体器件和包括该半导体器件的电子系统。所述半导体器件包括：电极结构，所述电极结构包括堆叠在基板上的电极和位于所述电极中的最上电极上的绝缘图案；垂直结构，所述垂直结构穿透所述电极结构并且连接到所述基板；第一绝缘层，所述第一绝缘层位于所述电极和所述垂直结构上；导电图案，所述导电图案穿透所述第一绝缘层并且连接到所述垂直结构；上水平电极，所述上水平电极位于所述导电图案上；以及上半导体图案，所述上半导体图案穿透所述上水平电极并且连接到所述导电图案。所述导电图案具有位于所述垂直结构上的第一侧表面和位于所述绝缘图案上的第二侧表面。
-
公开(公告)号：CN115605024A
公开(公告)日：2023-01-13
申请号：CN202210392231.6
申请日：2022-04-14
Applicant: 三星电子株式会社(KR)
Abstract: 提供一种三维半导体器件，该三维半导体器件包括：衬底；堆叠结构，包括在衬底上的栅电极和在栅电极上彼此间隔开的串选择电极；第一分离结构，跨过堆叠结构在第一方向上延伸并位于串选择电极之间；竖直沟道结构，穿透堆叠结构；以及位线，连接到竖直沟道结构并在第二方向上延伸。竖直沟道结构的第一子集共同连接到位线之一。第一子集的竖直沟道结构可以跨过第一分离结构在第二方向上彼此相邻。串选择电极中的每一个可以围绕第一子集的竖直沟道结构中的每一个竖直沟道结构。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.028 seconds)
