公开(公告)号：CN118113210A

公开(公告)日：2024-05-31

申请号：CN202311126929.4

申请日：2023-09-01

Applicant: 三星电子株式会社

Inventor： 金知晧 ,  姜晟默 ,  金大贤 ,  李起准 ,  李明奎 ,  孙教民 ,  赵诚慧

IPC: G06F3/06 ,  G06F11/10

Abstract: 公开了存储器控制器和包括存储器控制器的存储器系统。用于控制存储器模块的存储器控制器包括系统纠错码(ECC)引擎和用于控制系统ECC引擎的处理器，存储器模块包括多个数据芯片、第一奇偶校验芯片和第二奇偶校验芯片。系统ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器基于解码状态标志选择多个ECC解码方案中的一个，并且通过基于选择的解码方案和奇偶校验矩阵对从存储器模块读取的码字集执行ECC解码来纠正读取的码字集中的多个码元错误。所述解码状态标志从所述多个数据芯片被提供，并且所述解码状态标志中的每个指示在所述多个数据芯片中的相应一个中是否检测到至少一个错误位。

公开(公告)号：CN111354761A

公开(公告)日：2020-06-30

申请号：CN201911299184.5

申请日：2019-12-17

Applicant: 三星电子株式会社

Inventor： 朴玄睦 ,  金大贤 ,  金镇民 ,  金会承 ,  朴贤植 ,  李相吉

IPC: H01L27/24 ,  H01L45/00

Abstract: 公开了融合存储器装置及其制造方法。融合存储器装置包括：第一存储器装置，其包括具有彼此相对的有源表面和无源表面的第一衬底和位于第一衬底的有源表面上的第一存储器单元电路；非存储器装置，其包括具有彼此相对的有源表面和无源表面的第二衬底和位于第二衬底的有源表面上的非存储器电路，所述非存储器装置设置在第一存储器装置上；和第二存储器装置，其位于第二衬底的无源表面上，并且包括与第一存储器单元电路不同的第二存储器单元电路。非存储器装置设置在第一存储器单元电路和第二存储器单元电路之间，并且对第一存储器单元电路和第二存储器单元电路中的每一个的电操作进行控制。

公开(公告)号：CN111176551A

公开(公告)日：2020-05-19

申请号：CN201910741893.8

申请日：2019-08-12

Applicant: 三星电子株式会社

Inventor： 李相吉 ,  薛昶圭 ,  金大贤 ,  金镇民 ,  金会承 ,  朴玄睦 ,  朴贤植 ,  李鹤龙

IPC: G06F3/06

Abstract: 一种储存设备，包括：存储器控制器，该存储器控制被配置为在写入操作模式下输出从储存设备的外部接收的用户数据，并且在读取操作模式下接收读取数据；以及存储器设备，该存储器设备包括存储器单元阵列和随机输入和输出(I/O)引擎，随机I/O引擎被配置为在写入操作模式下使用随机I/O码对从存储器控制器提供的用户数据进行编码，并且在读取操作模式下通过使用随机I/O码对由数据I/O电路从存储器单元阵列读取的内部读取数据进行解码来生成读取数据。

公开(公告)号：CN104903819A

公开(公告)日：2015-09-09

申请号：CN201380069190.6

申请日：2013-07-18

Applicant: 三星电子株式会社

Inventor： 尹汝理 ,  金大贤 ,  金翰秀 ,  李昌洙

IPC: G06F3/02 ,  G06F3/0489 ,  G06F3/14

CPC classification number: G06F3/0236 ,  G06F3/04886 ,  G06F17/24

Abstract: 提供了通过以字为单位移动光标来校正输入字符的显示装置。该显示装置包括：通信接口，被配置为从控制设备接收用于字符输入的控制命令；显示器，被配置为显示与控制命令相对应的字符；以及控制器，被配置为当接收到校正所显示的字符的校正命令时控制显示器以字为单位移动光标。

公开(公告)号：CN103632729A

公开(公告)日：2014-03-12

申请号：CN201310375803.0

申请日：2013-08-26

Applicant: 三星电子株式会社

Inventor： 金秀娥 ,  孙宁洙 ,  金大贤

IPC: G11C29/24

Abstract: 在一个实施例中，存储器件包括存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。数据线选择电路配置为提供第一数据线、第二数据线和冗余数据线之一与输入／输出节点之间的数据路径。