公开(公告)号：CN112802853A

公开(公告)日：2021-05-14

申请号：CN202011261966.2

申请日：2020-11-12

Applicant: 瑞萨电子株式会社

Inventor： 久本大 ,  川嶋祥之 ,  桥本孝司

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L29/78 ,  H01L29/10

Abstract: 本公开的实施例涉及半导体器件。半导体器件具有使用FinFET的分离栅极型MONOS结构，并且该半导体器件包括源极和漏极，其各自由n型杂质扩散层形成；第一沟道形成层，形成在控制栅极下方，并且由掺杂有p型杂质的半导体层形成、以及第二沟道形成层，形成在存储器栅极下方，并且由掺杂有n型杂质的半导体层形成。此外，半导体器件包括p型半导体层，该p型半导体层形成在第二沟道形成层下方，并且具有比半导体衬底的杂质浓度高的杂质浓度。

公开(公告)号：CN112786609A

公开(公告)日：2021-05-11

申请号：CN202011147376.7

申请日：2020-10-23

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L21/28

Abstract: 本申请涉及制造半导体器件的方法。在半导体衬底上形成第二栅极电介质膜材料和存储器栅极电极材料。去除在外围电路形成区域中形成的存储器栅极电极材料和第二栅极电介质膜材料，并且在存储器单元形成区域中保留存储器栅极电极材料和第二栅极电介质膜材料中的每一个的一部分。此后，在存储器单元形成区域中的半导体衬底被存储器栅极电极材料和第二栅极电介质膜材料中D每一个的一部分覆盖的状态下，对半导体衬底进行热处理，以在位于外围电路形成区域中的半导体衬底上形成第三栅极电介质膜。此后，形成存储器栅极电极和第二栅极电介质膜。

公开(公告)号：CN105321954B

公开(公告)日：2020-05-22

申请号：CN201510461172.3

申请日：2015-07-30

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC: H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11524 ,  H01L27/11534 ,  H01L21/28

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

公开(公告)号：CN108807390A

公开(公告)日：2018-11-13

申请号：CN201810384325.2

申请日：2018-04-26

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之 ,  桥本孝司

IPC: H01L27/11517 ,  H01L27/11563

Abstract: 本发明涉及半导体器件及其制造方法。本发明是为了提高半导体器件的性能。半导体器件包括半导体衬底、形成在半导体衬底中的p型阱区域、形成在p型阱区域上方的第一绝缘层、形成在第一绝缘层上方的半导体层、形成在半导体层上方的第二绝缘层以及形成在第二绝缘层上方的导体层。第一电容元件包括半导体层、第二绝缘层和导体层，而第二电容元件包括p型阱区域、第一绝缘层和半导体层，其中半导体衬底和半导体层中的每个都包括单晶硅层。

公开(公告)号：CN107452747A

公开(公告)日：2017-12-08

申请号：CN201710326848.7

申请日：2017-05-10

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之

IPC: H01L27/11568

CPC classification number: H01L27/11568 ,  H01L21/26513 ,  H01L21/28008 ,  H01L21/28282 ,  H01L21/324 ,  H01L27/11573 ,  H01L29/0847 ,  H01L29/42344 ,  H01L29/665 ,  H01L29/66568 ,  H01L29/6659 ,  H01L29/66833 ,  H01L29/792

Abstract: 本公开涉及一种制造半导体器件的方法，该半导体器件具有用于具有晕环区域的分裂栅极MONOS存储器的存储单元，其防止了存储单元中的误写以及短沟道特性的恶化。在该方法中，在不同的离子注入步骤中形成用于MONOS存储器的存储单元中的漏极区域的第一扩散层和源极区域的第二扩散层。执行步骤使得第一扩散层具有比第二扩散层更小的形成深度。在形成各层之后，通过热处理扩散第一和第二扩散层内的杂质，以形成第一扩散区域和第二扩散区域。