-
公开(公告)号：CN111244057A
公开(公告)日：2020-06-05
申请号：CN202010088771.6
申请日：2020-02-12
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种键合结构及其制造方法，在第一晶圆上形成有第一混合键合结构，第二晶圆正面上形成有互连结构以及第二混合键合结构，第一晶圆和第二晶圆通过第一混合键合结构和第二混合键合结构实现键合，从第二晶圆的背面形成与互连结构电连接的衬垫，在衬垫下方的互连结构和第二混合键合结构中的第二导电键合垫在水平方向上错开设置。该方案中，通过将互连结构以及第二导电键合垫错开排布，避免结构堆叠产生的凹陷，进而避免凹陷导致的器件失效。
-
公开(公告)号：CN109192717B
公开(公告)日：2020-05-01
申请号：CN201810988464.6
申请日：2018-08-28
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种多晶圆堆叠结构及方法。在该多晶圆堆叠结构中，第一互连层通过第一开孔与第二金属层和第一金属层电连接，第二互连层通过第二开孔与第一互连层电连接，第三互连层通过第三开孔与第三金属层电连接，且第二互连层与所述第三互连层相接触，不需晶圆间预留压焊引线空间，省去硅基板，实现多晶圆互连的同时减少多晶圆堆叠厚度从而使多晶圆堆叠封装后的整体器件厚度减小。并且，不再需要引线，省去了硅基板以及硅基板上若干共用焊盘的设计加工。以及，所述第二互连层与所述第三互连层相接触缩短晶圆间互连距离，进而降低寄生电容和功率损耗，提高了传输速度。
-
公开(公告)号：CN111048429A
公开(公告)日：2020-04-21
申请号：CN201911345905.1
申请日：2019-12-23
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/603 , H01L21/66
Abstract: 本发明提供一种晶圆键合方法，根据已键合的上晶圆和下晶圆的相对形变量差值，通过向待键合的上晶圆和/或下晶圆施加应力，以在待键合的上晶圆和下晶圆上消除相对形变量差值，而后对待键合的上晶圆和下晶圆进行键合，以获得键合结构。该方法根据已键合的上晶圆和下晶圆的相对形变量差值，向待键合的上晶圆和/或下晶圆施加应力，待键合的上晶圆和/或下晶圆在键合之前产生形变，该形变与已键合的上晶圆和下晶圆的相对形变量的形变方向相反、形变量差值相同，待键合晶圆键合前的形变与键合过程中产生的形变相互补偿，使得键合后的上晶圆和下晶圆相互贴合，避免键合后上、下晶圆需要对准的图形产生错位，从而避免对器件的性能产生影响。
-
公开(公告)号：CN110993518A
公开(公告)日：2020-04-10
申请号：CN201911319556.6
申请日：2019-12-19
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/60 , H01L23/488 , H01L23/49
Abstract: 本发明提供一种键合结构及其制造方法，依次键合第n芯片结构，第n芯片结构包括至少一层芯片，芯片中形成有衬垫且暴露于芯片的侧边缘，在各裸片之上依次键合第n芯片结构，第n芯片结构之间具有第n间隙，当n为1时，至少部分衬垫暴露于第1间隙中，沿第1间隙侧壁形成连接第1芯片结构的衬垫与裸片上的衬垫的第1引线，当n＞1时，至少部分第n-1引线暴露于第n间隙中，沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n-1引线的第n引线。该方法通过沿芯片结构之间的间隙侧壁形成引线，利用引线将芯片侧边缘的衬垫与裸片上的衬垫连接，从而实现芯片之间的电连接，无需通过穿过衬底的金属连接孔实现芯片间的互连，也不需要占用芯片面积。
-
公开(公告)号：CN110931373A
公开(公告)日：2020-03-27
申请号：CN201911271755.4
申请日：2019-12-11
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/60 , H01L23/488
Abstract: 本发明提供一种半导体器件及其制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生，提高键合表面的平整度，进而提高器件性能。
-
Patent Agency Ranking
公开(公告)号：CN110911292A
公开(公告)日：2020-03-24
申请号：CN201911225483.4
申请日：2019-12-02
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/60
Abstract: 本发明提供一种半导体的制造方法，在形成图案化的顶层连线层之后，先进行一次介质材料的填充，以形成覆盖该顶层连线层的第一介质层，该第一介质层中形成有气泡，进而，对该第一介质层进行平坦化，平坦化之后可以将其中的气泡暴露出来，这样，通过再次进行介质材料的填充，可以减小甚至消除该气泡，提高介质层的填充质量，再次平坦化之后，可以保证晶圆表面平整度，进而，提高晶圆的键合工艺的良率，该方法中无需通过增大介质材料的厚度避免气泡的出现而影响晶圆平整度，提高后续工艺的稳定性，并降低制造成本。
-
公开(公告)号：CN104701301B
公开(公告)日：2018-05-01
申请号：CN201510107095.1
申请日：2015-03-10
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/544
Abstract: 本发明涉及半导体制造技术领域，尤其涉及一种应用于晶圆键合工艺中的对准标记；该对准标记设置在晶圆切割道交叉的区域上，且该对准标记的尖端图形延伸至切割道的非交叉区域中，从而可以在不减小对准标记尺寸，不影响晶圆键合精度的情况下，适应更小尺寸的切割道，以获得更大的芯片有效面积。
-
公开(公告)号：CN104282534B
公开(公告)日：2017-10-24
申请号：CN201410497869.1
申请日：2014-09-24
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/02
Abstract: 本发明涉及半导体制造技术领域，尤其涉及一种金属表面缺陷的处理方法，通过在非Pad区域表面上覆盖一掩膜层，并采用高能量的正离子轰击于Pad区域中的缺陷晶体使其变成晶体碎片，之后移除掩膜层并进行湿法清洗工艺，以完全去除缺陷晶体，同时形成一钝化层保护Pad区域。通过本发明的技术方案可以完全去除Pad区域表面的缺陷晶体，降低了产品报废的风险，极大的提高了产品的生产率，增强了工艺流程的可控性。
-
公开(公告)号：CN113629036B
公开(公告)日：2024-02-27
申请号：CN202110903992.9
申请日：2021-08-06
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/532 , H01L23/48 , H01L21/768 , H01L27/146
Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：第一晶圆，包括衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的背面形成有通孔，所述通孔贯穿所述衬底，所述衬底的背面和正面为相对的面；第一氧化物层、第一氮化物层和第二氧化物层，依次形成于所述通孔的内表面上，且所述通孔的底面形成有开口，所述开口暴露出所述金属互连结构；以及，金属层，填充于所述通孔和所述开口中，所述金属层与所述金属互连结构电连接。本发明的技术方案使得防止金属扩散以及抗电压击穿的能力得到提高，进而使得电学稳定性得到提高，且降低了生产成本。
-
公开(公告)号：CN112071746B
公开(公告)日：2023-12-22
申请号：CN202010975666.4
申请日：2020-09-16
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明提供了一种晶圆键合方法，包括：提供载片晶圆，在载片晶圆表面形成保护层；提供器件晶圆，器件晶圆的正面与保护层之间通过粘结剂层键合；去除键合后的载片晶圆与器件晶圆周圈外露的粘结剂层；对键合后的器件晶圆的背面减薄；对减薄后的器件晶圆切边；刻蚀器件晶圆形成硅通孔。本发明先键合、减薄后再做切边，在载片晶圆表面形成保护层，在厚度方向上切至所述保护层。避免了先切边导致粘结剂层包裹切边台阶带来的问题，本发明减薄过程中粘结剂层不被磨削，不引入颗粒缺陷以及不会损害器件晶圆的焊盘以及研磨盘。边缘平整，后续薄膜沉积不产生空洞；保护层能很好保护载片晶圆，以避免在TSV(硅通孔)刻蚀过程中的损失。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.067 seconds)
