公开(公告)号：CN106537598B

公开(公告)日：2019-07-30

申请号：CN201580038290.1

申请日：2015-07-07

Applicant: 株式会社电装

Inventor： 住友正清 ,  高桥茂树

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置具备漂移层(11)、上述漂移层上的基极层(12)、上述基极层的相反侧的集电极层(21)及阴极层(22)、将上述基极层贯通的多个沟槽(13)、各沟槽内的栅极电极(17a、17b)、在上述基极层的表层部与上述沟槽相接的发射极区域(14)、与上述基极层及上述发射极区域连接的第1电极(19)、和与上述集电极层及上述阴极层连接的第2电极(23)。半导体衬底的二极管区域的栅极电极(17b)能够进行与IGBT区域的栅极电极(17a)不同的控制，被施加不在上述基极层中形成反型层(24)的电压。

公开(公告)号：CN105830223B

公开(公告)日：2019-03-08

申请号：CN201480069614.3

申请日：2014-12-17

Applicant: 株式会社电装

Inventor： 龟冈纮 ,  高桥茂树 ,  山田明 ,  笠原淳志

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/08 ,  H01L29/06

Abstract: 半导体装置具备横型晶体管，该横型晶体管具有：具有漂移层(2)的半导体衬底(1)；上述漂移层内的第1杂质层(4)；上述漂移层内的沟道层(6)；上述沟道层内的第2杂质层(7)；上述沟道层与上述第1杂质层之间的上述漂移层上的分离用绝缘膜(3)；上述第2杂质层与上述漂移层之间的沟道区域上的、与上述分离用绝缘膜相连的栅极绝缘膜(10)；上述栅极绝缘膜上与上述分离用绝缘膜上的栅极电极(11)；与上述第1杂质层连接的第1电极(12)；与上述第2杂质层以及上述沟道层连接的第2电极(13)；以及在上述栅极电极与上述第1电极之间的上述分离用绝缘膜之上与上述第1电极连接的场板(14)。上述场板相比于上述栅极电极而言，在电流方向上的尺寸较大。

公开(公告)号：CN105830223A

公开(公告)日：2016-08-03

申请号：CN201480069614.3

申请日：2014-12-17

Applicant: 株式会社电装

Inventor： 龟冈纮 ,  高桥茂树 ,  山田明 ,  笠原淳志

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/08 ,  H01L29/06

CPC classification number: H01L29/7824 ,  H01L21/84 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66681

Abstract: 半导体装置具备横型晶体管，该横型晶体管具有：具有漂移层(2)的半导体衬底(1)；上述漂移层内的第1杂质层(4)；上述漂移层内的沟道层(6)；上述沟道层内的第2杂质层(7)；上述沟道层与上述第1杂质层之间的上述漂移层上的分离用绝缘膜(3)；上述第2杂质层与上述漂移层之间的沟道区域上的、与上述分离用绝缘膜相连的栅极绝缘膜(10)；上述栅极绝缘膜上与上述分离用绝缘膜上的栅极电极(11)；与上述第1杂质层连接的第1电极(12)；与上述第2杂质层以及上述沟道层连接的第2电极(13)；以及在上述栅极电极与上述第1电极之间的上述分离用绝缘膜之上与上述第1电极连接的场板(14)。上述场板相比于上述栅极电极而言，在电流方向上的尺寸较大。

公开(公告)号：CN102403341B

公开(公告)日：2014-08-06

申请号：CN201110274680.2

申请日：2011-09-09

Applicant: 株式会社电装

Inventor： 户仓规仁 ,  高桥茂树 ,  芦田洋一 ,  中川明夫

IPC: H01L29/47 ,  H01L29/739

CPC classification number: H01L29/7394 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/405 ,  H01L29/43 ,  H01L29/7397

Abstract: 一种N沟道横向绝缘栅双极晶体管，包括半导体衬底(1、30、40)、漂移层(2)、集电极区域(4)、沟道层(6)、发射极区域(7)、栅极绝缘膜(10)、栅电极(11)、集电极电极(12)、发射极电极(13)。集电极区域(4)包括具有高杂质浓度的高杂质浓度区域(4a)和杂质浓度比高杂质浓度区域(4a)低的低杂质浓度区域(4b)。集电极电极(12)与高杂质浓度区域(4a)欧姆接触并且与低杂质浓度区域(4b)肖特基接触。

公开(公告)号：CN103022095A

公开(公告)日：2013-04-03

申请号：CN201210369374.1

申请日：2012-09-27

Applicant: 株式会社电装

Inventor： 酒井健 ,  山田明 ,  高桥茂树 ,  芦田洋一 ,  白木聪

IPC: H01L29/40

CPC classification number: H01L29/7394 ,  H01L21/765 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/404 ,  H01L29/405 ,  H01L29/41725 ,  H01L29/8611 ,  H01L29/868

Abstract: 本发明公开了一种具有横向元件（7，8）的半导体器件，该半导体器件包括半导体衬底（11，60）、所述衬底（11，60）上的第一和第二电极（19，32，20，33）、以及从所述第一电极（19，32）延伸至所述第二电极（20，33）的电阻性场板（21，34）。所述横向元件（7，8）传送所述第一与第二电极（19，32，20，33）之间的电流。施加至所述第二电极（20，33）的电压小于施加至所述第一电极（19，32）的电压。所述电阻性场板（21，34）具有第一端部和与所述第一端部相对的第二端部。所述第二端部设置得比所述第一端部更靠近所述第二电极（20，33）。所述第二端部中的杂质浓度等于或大于1×1018cm-3。

公开(公告)号：CN102034876B

公开(公告)日：2013-02-13

申请号：CN201010503591.6

申请日：2010-09-30

Applicant: 株式会社电装

Inventor： 芦田洋一 ,  户仓规仁 ,  高桥茂树 ,  中山喜明 ,  白木聪 ,  千田厚慈

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L27/1203 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66128 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/8611

Abstract: 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。

公开(公告)号：CN102403341A

公开(公告)日：2012-04-04

申请号：CN201110274680.2

申请日：2011-09-09

Applicant: 株式会社电装

Inventor： 户仓规仁 ,  高桥茂树 ,  芦田洋一 ,  中川明夫

IPC: H01L29/47 ,  H01L29/739

CPC classification number: H01L29/7394 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/405 ,  H01L29/43 ,  H01L29/7397

Abstract: 一种N沟道横向绝缘栅双极晶体管，包括半导体衬底(1、30、40)、漂移层(2)、集电极区域(4)、沟道层(6)、发射极区域(7)、栅极绝缘膜(10)、栅电极(11)、集电极电极(12)、发射极电极(13)。集电极区域(4)包括具有高杂质浓度的高杂质浓度区域(4a)和杂质浓度比高杂质浓度区域(4a)低的低杂质浓度区域(4b)。集电极电极(12)与高杂质浓度区域(4a)欧姆接触并且与低杂质浓度区域(4b)肖特基接触。

公开(公告)号：CN111344867B

公开(公告)日：2023-06-16

申请号：CN201880073391.6

申请日：2018-11-08

Applicant: 株式会社电装

Inventor： 村川浩一 ,  高桥茂树 ,  住友正清

IPC: H01L29/739 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/78

Abstract: 一种半导体装置，在共通的衬底(10)形成有具有IGBT元件(3a)的IGBT区域(3)和具有FWD元件(4a)的FWD区域(4)，在阴极层(22)，形成有多个与第2电极(23)电连接并且与场截止层(20)构成PN结的载流子注入层(24)。并且，多个载流子注入层(24)中，如果将场截止层(20)的杂质浓度设为Nfs[cm‑3]，将载流子注入层(24)的沿半导体衬底(10)的平面方向的最短部分的长度设为L1[μm]，则L1＞6.8×10‑16×Nfs+20。

公开(公告)号：CN110249431B

公开(公告)日：2022-02-22

申请号：CN201880009680.X

申请日：2018-01-25

Applicant: 株式会社电装

Inventor： 宫田征典 ,  高桥茂树 ,  住友正清 ,  志贺智英

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

Abstract: 半导体装置，具有元件部(1)和将元件部(1)包围的外周部(2)，在外周部(2)形成有深度比基极层(12)深的深层(23)，设深层(23)中的最靠元件部(1)侧的位置为边界位置(K)，设边界位置(K)与能够注入第1载流子的发射极区域(16)中的最靠外周部(2)侧的位置之间的距离为第1距离(L1)，设边界位置(K)与集电极层(21)中的半导体基板(10)的面方向上的端部的位置之间的距离为第2距离(L2)，将第1距离(L1)及第2距离(L2)进行调整，以使得基于因深层(23)而降低了的外周部(2)的耐压而该外周部(2)的载流子密度降低。

公开(公告)号：CN110785836A

公开(公告)日：2020-02-11

申请号：CN201880042217.5

申请日：2018-05-25

Applicant: 株式会社电装

Inventor： 畑谦佑 ,  星真一 ,  松木英夫 ,  阴泳信 ,  高桥茂树

IPC: H01L21/338 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 在具有活性区域(1)和非活性区域(2)的半导体装置中，活性区域(1)采用如下结构：具备：具有包括第一、第二半导体层(12、13)的异质结构造的沟道形成层；具有MOS栅极电极(17)的栅极构造部；在第二半导体层(13)之上配置于夹着栅极构造部的两侧的源极电极(18)及漏极电极(19)；配置于栅极构造部与漏极电极(19)之间的从漏极电极(19)离开了的位置、且未掺加杂质的第三半导体层(14)；形成于第三半导体层(14)之上的p型的第四半导体层(20)；以及与第四半导体层(20)接触的JG电极(21)。并且，JG电极(21)与源极电极(18)电连接而成为与该源极电极(18)相同的电位，并且仅配置于活性区域(1)内。