-
公开(公告)号：CN102592660A
公开(公告)日：2012-07-18
申请号：CN201210036104.9
申请日：2012-02-17
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种单端操作的亚阈值存储单元电路，设有两个PMOS管P1、P2及七个NMOS管N1～N7，P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接,七个NMOS管N1～N7的体端以及N1、N2、N7的源极均接地，N3的栅极与行写控制信号RWR连接，N4的栅极与列写控制信号CWR连接，N2与P2组成一个反相器，其输出端连接到N2和P2的栅极，其输入端连接到P1的漏极，N5的栅极与读字线RWL连接，N5的漏极与读位线RBL连接，N6的源级与写位线WBL连接，N6的栅极与写字线WWL连接。
-
公开(公告)号：CN102543157A
公开(公告)日：2012-07-04
申请号：CN201210035886.4
申请日：2012-02-17
Applicant: 安徽大学
IPC: G11C11/40
Abstract: 一种双位线亚阈值存储单元电路，采用双端读写操作，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，采用读写位线分离的双位线结构，交叉耦合的两个存储节点分别通过一个NMOS管连接到两根写位线上，同时交叉耦合的两个存储节点通过一个NMOS管与一个PMOS管连接到两根读位线上。本发明采用PMOS衬底调节技术，即将所有的PMOS的衬底端都连接到其栅端，能够在保证系统不增加额外管理功耗和不降低性能的前提下，实现动态操作能耗和静态操作中泄漏功耗的同时降低，提高了存储单元的静态噪声容限，使系统性能最优化。
-
公开(公告)号：CN101079446A
公开(公告)日：2007-11-28
申请号：CN200710023524.2
申请日：2007-06-01
Applicant: 安徽大学
IPC: H01L29/78 , H01L29/49 , H01L29/423
Abstract: 异质栅多阶梯场极板横向双扩散金属氧化物半导体管，其特征是设置源栅和漏栅的异质双栅结构，由第一级场极板和第二级场极板构成多阶梯场极板，源栅、漏栅、第一级场极板和第二级场极板依次相连；源和漏分别设置在沟道阱区和阱漂移区上；栅氧化层设在源栅、漏栅与沟道阱区之间，在沟道阱区上设有阱接触孔；场氧化层在第一级场极板、第二级场极板以及阱漂移区之间；氧化层覆盖在多阶梯场极板之上；沟道阱区和阱漂移区均位于衬底之上。本发明在保持横向双扩散金属氧化物半导体管击穿特性的基础上，有效提高驱动电流、跨导，减小导通电阻，并降低功耗。
-
公开(公告)号：CN102779142A
公开(公告)日：2012-11-14
申请号：CN201110177772.9
申请日：2011-06-28
Applicant: 安徽大学
IPC: G06F17/30
Abstract: 本发明公开了一种复杂网络中发现社区结构的技术——基于社区紧密度的快速社区发现方法，其包括计算紧密度矩阵、合并社区和更新紧密度矩阵三部分内容。其中紧密度矩阵中的元素记录的是任意两个社区之间的紧密度值，并且紧密度矩阵能更好的显示网络中节点之间的关系。本发明的特征在于其解决了现有社区发现方法的“大计算量，高复杂度而导致的难以应用在大型社会网络中”的问题。本发明中提出的方法不仅能够有效地发现社区，而且其时间开销也很低——接近线性。本发明还公开了所述的基于社区紧密度的快速发现方法的具体部署和实现方法。采用本发明所提供的技术方案，可以很好地应用于大型社会网络中。
-
公开(公告)号：CN102664041A
公开(公告)日：2012-09-12
申请号：CN201210158560.0
申请日：2012-05-22
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种基于BIST控制的可编程SRAM时序控制系统，包括BIST模块、控制单元以及含有可编程时序控制模块的SRAM模块，其特征是：可编程时序控制模块设有可编程读、写时序控制电路、字线WLL负载复制单元以及读、写位线负载复制单元，可编程读、写时序控制电路的输入为控制单元输出的读、写控制信号，可编程读、写时序控制电路的输出分别连接字线负载复制单元及读、写位线负载复制单元的输入，可编程读、写时序控制电路还输出Rref信号连接灵敏放大器时序控制电路的使能端，二级译码及字线驱动电路中字线WLL驱动复制单元的输出连接可编程读、写时序控制电路的时序端。
-
Patent Agency Ranking
公开(公告)号：CN102638247A
公开(公告)日：2012-08-15
申请号：CN201210069285.5
申请日：2012-03-16
Applicant: 安徽大学
Abstract: 本发明是有关于无晶振CMOS时钟产生方法及时钟产生电路，其中的方法包括：利用数控振荡器产生高频正弦振荡信号；将高频正弦振荡信号转换为单端模式输出的方波信号；根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；调整时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求并输出；其中数控振荡器中的可变电容阵列受控于频率锁定控制信息，频率锁定控制信息的设置方式包括：根据外部晶振的输出信号和降频处理后的时钟信号的频率差产生频率锁定控制信息。本发明能够使时钟产生电路的体积更小功耗更低，且可以利用低成本的CMOS技术在芯片内实现，从而提高了系统的集成度以及稳定性，降低了系统实现成本和功耗。
-
公开(公告)号：CN1953206A
公开(公告)日：2007-04-25
申请号：CN200610097014.5
申请日：2006-10-27
Applicant: 安徽大学
IPC: H01L29/772 , H01L29/78 , H01L29/808 , H01L29/49
Abstract: 同质复合栅场效应晶体管，由栅端、源端、漏端和衬底构成场效应晶体管本体，在栅端与衬底之间为绝缘层，沟道形成在源端与漏端之间衬底上，源端在沟道左端延伸为浅源延伸区，漏端在沟道右端延伸为浅漏延伸区；其特征是栅端设置为同质复合栅，多晶硅栅，多晶硅栅的左右两部分分设为不同的导电类型，朝向源端的栅左部为P型多晶硅栅，朝向漏端的栅右部为N型多晶硅栅。本发明既可以得到很高的射频MOSFET驱动电流、跨导和截止频率，同时器件漏漂移区末端的最大场强、热电子效应和短沟道效应又可以得到很大的缓解。
-
公开(公告)号：CN1480897A
公开(公告)日：2004-03-10
申请号：CN02138255.7
申请日：2002-09-08
Applicant: 安徽大学
Abstract: 基于DSP的高速便携式扫描仪，由扫描头和控制电路构成，其特征是采用DSP数字信号处理器；存储单元由DSP提供的18根地址线和16根数据线，分别接至闪存器Am29F400B的18根地址线和16根数据线管脚上；扫描头信号单元，由缓冲器74HC244为扫描信号电平整形，整形输出的串行CCD图像信号送至DSP的多通道缓冲串口接收管脚BDR0，并由DSP将该串行信号转换成16位并行信号，经DMA接收，暂存片内RAM中，然后送至数据总线D0－D15上。本发明可脱离计算机独立快速完成扫描工作，其适应性强、成本低、质量高。
-
公开(公告)号：CN202549311U
公开(公告)日：2012-11-21
申请号：CN201220074935.0
申请日：2012-03-02
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种SRAM位线漏电流补偿电路，作为SRAM电路的辅助电路，设有两个完全相同的补偿电路共同实现对SRAM主电路的辅助补偿。每个补偿电路设有两个输入∕输出端，一个控制信号CON，用于控制位线漏电流补偿电路的工作模式，每个电流补偿电路包括5个PMOS管和6个NMOS管，补偿电路在正常工作状态下通过检测主电路中两根位线上的电位变化率的变化情况，自动让主电路中放电较慢的一端位线信号放电更慢，让主电路中放电较快的一端位线信号放电更快，从而消除SRAM位线上较大漏电流对主电路的影响，为后续电路信号的正确识别提供帮助。
-
公开(公告)号：CN202495917U
公开(公告)日：2012-10-17
申请号：CN201220098731.0
申请日：2012-03-16
Applicant: 安徽大学
Abstract: 本实用新型是关于无晶振CMOS时钟产生电路，包括：产生并输出高频正弦振荡信号的数控振荡器；电平转换模块，接收高频正弦振荡信号并输出单端模式输出的方波信号；可编程分频器，输出方波信号降频处理后的具有预定频率的时钟信号；占空比校正电路，输出占空比满足预定时钟占空比要求的调整后的时钟信号；频率锁定模块，在设置频率锁定控制信息的过程中与外部晶振连接，输出外部晶振的输出信号和可编程分频器的输出信号的频率差对应的频率锁定控制信息；非挥发性存储器。本实用新型能够使时钟产生电路的体积更小功耗更低，且可以利用低成本的CMOS技术在芯片内实现，从而提高了系统的集成度以及稳定性，降低了系统实现成本和功耗。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.017 seconds)
