-
公开(公告)号：CN103248330A
公开(公告)日：2013-08-14
申请号：CN201310038173.8
申请日：2013-01-31
Applicant: 南京邮电大学
Abstract: 本发明公开了一种高增益精度的可编程增益放大器，属于半导体集成电路设计领域。它主要用来满足通信系统对可编程增益放大器的高增益精度要求。该结构由一个增益精确可调的可编程增益放大器级和三个用以粗调的固定增益放大器级进行级联形成。输入信号首先通过开关三级固定增益级确定近似增益，然后在此基础上由可编程增益级进行精确增益调节，从而得到一个高精度的增益。其中增益精确可调的可编程增益放大器级通过开关控制反馈电阻网络的强度来得到精确的增益，三级固定增益放大器级通过开关选通进行粗调。本发明具有增益精度高、增益控制简单、线性度良好等优点。
-
公开(公告)号：CN103107811A
公开(公告)日：2013-05-15
申请号：CN201210519598.6
申请日：2012-12-07
Applicant: 南京邮电大学
IPC: H03L7/099
Abstract: 本发明公开了一种低相位噪声电感电容压控振荡器，该振荡器包括谐振腔和Q值增大级；所述的谐振腔包括由电感（L）、第三电容（C3）、第一电容（Cv1）、第二电容（Cv2），第四电容（C4）顺序连接组成的一个闭环，第一电阻（R1）、第二电阻（R2）串联连接后，其一端接在第三电容（C3）、第一电容（Cv1）之间，另一端接在第二电容（Cv2）、第四电容（C4）之间；所述Q值增大级包括由第零NMOS管（NM0）、第一NMOS管（NM1）、第二NMOS管（NM2）、第三NMOS管（NM3）组成的放大器，本发明压控振荡器具有相位噪声低、结构简单、芯片面积小等特点。
-
公开(公告)号：CN102184944B
公开(公告)日：2013-01-02
申请号：CN201110112400.8
申请日：2011-04-29
Applicant: 南京邮电大学
IPC: H01L29/40 , H01L29/78 , H01L29/739
CPC classification number: H01L29/7835 , H01L29/0653 , H01L29/402 , H01L29/404 , H01L29/407 , H01L29/42368 , H01L29/7816
Abstract: 一种横向功率器件结终端结构至少包含依次相连的三个半导体掺杂区、一个侧壁氧化区和两端的侧壁场板区。其中位于一端的掺杂区为第一类导电类型，构成器件的沟道区(或阳极)，另一端的掺杂区为第二类导电类型，构成器件的漏极区(或阴极)，夹在中间的半导体区为第二类导电类型，构成器件的漂移区。漂移区的下部与外延层相接，上部与场氧层相接，边侧与氧化区相接，在源区和漏区的侧壁氧化区内刻蚀淀积多晶硅形成斜坡形或多阶梯形3D场板，分别与栅极和漏极电学接触，同时侧壁场板需要垂直延伸超过衬底表面进入衬底内部。采用该结构制造横向PN二极管、横向扩散场效应晶体管LDMOS、或横向绝缘栅双极型晶体管LIGBT，具有击穿电压高、导通电阻小、工艺简单、成本低廉等优点。
-
-
公开(公告)号：CN115833829A
公开(公告)日：2023-03-21
申请号：CN202211536319.7
申请日：2022-12-01
Applicant: 南京邮电大学
IPC: H03L7/099
Abstract: 本发明公开了一种算法步长及环路带宽自适应调整的小数全数字锁相环，该小数全数字锁相环包括鉴频鉴相器、时间数字转换器、第一减法器、第二减法器、第一加法器、第一寄存器、第一乘法器、自适应步长/带宽控制算法模块、LMS算法模块、数字环路滤波器、数控振荡器、多模分频器以及ΣΔ调制器。本发明对现有的电路结构进行了改进，并对电路模块进行了性能优化和结构创新。本发明的自适应步长/带宽控制算法根据锁相环的状态来同时调整LMS算法收敛步长以及锁相环的带宽，从而实现了LMS算法收敛时间短、小数杂散性能好、锁相环锁定时间短以及锁相环带内相位噪声好等特点。
-
Patent Agency Ranking
公开(公告)号：CN112272152A
公开(公告)日：2021-01-26
申请号：CN202011186327.4
申请日：2020-10-30
Applicant: 南京邮电大学
IPC: H04L25/03
Abstract: 本发明公开了一种高速自适应判决反馈均衡器结构，该结构包括线性均衡器、第一电流模加法器、第二电流模加法器、第一放大器Gm1、第二放大器Gm2、IIRMUX、堆叠式MUX、DeMUX、第一输出缓冲、第二输出缓冲以及自适应控制模块。该结构为半速率结构，减小了反馈环路的反馈延迟,改善了自适应过程完成后的均衡效果，输出端具有预加重功能。本发明改进了已有的电路结构，并对电路模块进行性能优化和结构创新，减小了反馈环路的反馈延迟,改善了自适应过程完成后的均衡效果。此外，本发明具有工作速率高、自适应、可扩展性好等特点。
-
公开(公告)号：CN109150171A
公开(公告)日：2019-01-04
申请号：CN201811074283.9
申请日：2018-09-14
Applicant: 南京邮电大学
CPC classification number: H03L7/087 , H03L7/0807 , H03L7/0995
Abstract: 本发明公开了一种高速低抖动的鉴频鉴相器及时钟数据恢复电路，鉴频鉴相器包括产生Q路信号的Q路Bang‑Bang型PD、产生I路信号的Alexander PD和三态输出FD；所述Q路Bang‑Bang型PD包括DFF6、DFF7和DFF8；所述Alexander PD包括DFF1、DFF2、DFF3、DFF4、DFF 5、XOR1和XOR2，其中DFF1、DFF3和DFF5构成I路Bang‑Bang型PD；所述三态输出FD包括Latch1、Latch2和三态选择器。本发明中的Alexander PD在Bang‑Bang型PD的基础上增加了两个DFF以及两个XOR构成。FD由两个锁存器与一个三态选择器组成。本发明的PFD既可以在鉴频过程中快速进行频率捕获功能，也可以在频率锁定后使Alexander PD进行相位追踪的过程。
-
公开(公告)号：CN104658941B
公开(公告)日：2018-03-30
申请号：CN201510089321.8
申请日：2015-02-26
Applicant: 南京邮电大学
Abstract: 本发明提供了一种芯片叠层结构参数的测试方法。它利用电容—电压测试仪测得芯片叠层结构的高频电容—电压曲线和低频电容—电压曲线，根据低频饱和值和高频饱和值分别测量该结构的绝缘层厚度与半导体掺杂浓度，根据低频电容—电压曲线的外加电压为零的点和特征极值点测量该结构的绝缘层固定电荷密度。采用此发明为评估三维集成中芯片叠层结构的可靠性提供了一个简单且非破坏性的表征方法。
-
公开(公告)号：CN106982182A
公开(公告)日：2017-07-25
申请号：CN201710251782.X
申请日：2017-04-18
Applicant: 南京邮电大学
IPC: H04L25/03
CPC classification number: H04L25/03057
Abstract: 本发明涉及一种高速自适应判决反馈均衡器，采用全新电路结构设计，在较高速率数据输入的条件下，能够有效实现数据均衡的效果，可以得到较完美的输出数据，并且其中采用奇偶双数据信道，实现双通道半速率结构，降低了设计难度；而且所设计数字自适应电路基于符号‑符号最小均方算法，采用互补逻辑数字电路来实现，使得电路设计比较简单，易于实现。
-
公开(公告)号：CN106301072A
公开(公告)日：2017-01-04
申请号：CN201610687819.9
申请日：2016-08-17
Applicant: 南京邮电大学
IPC: H02N2/18
Abstract: 本发明公开了一种压电能量收集系统及其控制方法，该压电能量收集系统包括压电能量收集器、有源整流器、Buck-Boost变换器、异步控制电路、自启动预充电电路、峰值检测电路、电感输入端电压过零检测电路、VDD端能量存储单元、VDD端能量存储单元的充电电流过零检测电路、VST端能量存储单元、VST端能量存储单元的充电电流过零检测电路、存储单元间能量转换电路、LDO稳压电路、VDD的内部稳压电路和低功耗基准电流源及参考电压产生电路。本发明引入超低功耗设计技术，改进已有电路结构，并对各电路模块进行性能优化与结构创新，使整个电路系统的静态功耗低至111.1nW，能量转换效率高至89.4％。此外，本发明具有芯片面积小，集成度高，完全自动化，环境适应能力强等特点。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.026 seconds)
