-
公开(公告)号：CN118308687B
公开(公告)日：2024-11-08
申请号：CN202410736853.5
申请日：2024-06-07
Applicant: 南京邮电大学 , 镇江南京邮电大学研究院
Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法，属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式，在磁控溅射沉积薄膜的同时，利用激光干涉在衬底表面形成图案化的光强分布，从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比，本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光，滤波，双极性晶体管特性，可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。
-
公开(公告)号：CN117879604A
公开(公告)日：2024-04-12
申请号：CN202410149802.2
申请日：2024-02-02
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03M1/10
Abstract: 本发明涉及集成电路设计领域，公开了基于线性运算的时间交织ADC采样时间适配矫正方法，其包括误差提取、斜率提取与误差运算。误差提取步骤用于提取当前ADC采样通道时刻与前、后通道采样时间的中心点的偏离程度。斜率提取步骤通过改变通道的延时，提取出对应于当前信号的偏离程度对时间的变化率。误差运算步骤利用提取的斜率和各通道的误差值，计算出各通道的补偿值。本发明的有益效果为：本发明利用斜率计算，切断了误差的传递，一次性得出所有通道的补偿值。在同样的时钟周期下，本算法能够更快且更精确的收敛到解。本发明尤其适用于超多通道、所需矫正量随时间变化较快的模数转换器上。
-
公开(公告)号：CN114337550A
公开(公告)日：2022-04-12
申请号：CN202111683063.8
申请日：2021-12-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03D7/16
Abstract: 本发明提供一种高隔离度混频器电路，用于对输入的信号进行下变频或者上变频处理，射频变压器将信号输入端口输入的单端信号转换为差分信号，并输出差分信号给混频器核；本振信号输入端口用于向混频器核输入本振信号；混频器核包括晶体管对，根据场晶体管对栅极和漏极间的非线性频率转移特性，完成对差分信号的下变频或者上变频处理后，输出双路信号给中频变压器；中频变压器将双路信号转换成单路信号给信号输出端口；能够实现下变频或者上变频处理的高隔离度，保证电路性能较优，采用有源结构，得到高隔离度的同时，能够获得很好的变频增益。
-
公开(公告)号：CN110428049B
公开(公告)日：2021-10-26
申请号：CN201910771733.8
申请日：2019-08-21
Applicant: 南京邮电大学
IPC: G06N3/063
Abstract: 本发明公开了一种基于多态忆阻器的电压型神经网络及其操作方法，提出一种由类脑器件忆阻器结合传统器件搭建的一种电压型神经元电路，能够模拟实现前向的神经网络运算，采用由忆阻器件为核心的权重模式，有效减少了神经网络运算中的存储和运算耗费资源。结合其他类的电子器件诸如MOS管、低功耗运放、轨到轨运放技术、以及数字电路方面的原理，在本发明中针对性地解决了忆阻器作为神经网络中核心器件所设计的信号输入、权值网络、累加求和以及激活层面的的设计问题，实现正负信号信号在乘法器之内的处理和神经网络层之间的传递，并搭建了相对应的权值矩阵模型和神经元网络电路。
-
公开(公告)号：CN112737583A
公开(公告)日：2021-04-30
申请号：CN202011581048.8
申请日：2020-12-28
Applicant: 南京邮电大学
IPC: H03M1/10
Abstract: 本发明公开了一种高精度流水线ADC及前端校准方法，通过外界信号源输给流水线ADC一个差模直流输入信号Vin1，存储此时流水线ADC的总数字输出编码Dout1，再将流水线ADC的输入信号固定为Vin2，存储此时流水线ADC的输出编码Dout2，将Dout1和Dout2做差，将得到的ΔDout与理想情况下流水线ADC输入为Vin1和Vin2时的输出编码差值ΔDout_id进行对比，判别增益大小，依据判别结果调整流水线ADC中MDAC模块的有效反馈电容Cf_eq，达到调整增益的目的。此方法不断重复进行，直到ΔDout＝ΔDout_id，将反馈电容控制信号固化，完成前台校准。本发明改善了高精度流水线ADC中传统算法复杂且精度较低的缺点，只需要存储，减法加比较即可实现算法逻辑，具有高效快速且精确的特点，比较适用于高速高精度流水线ADC校准。
-
Patent Agency Ranking
公开(公告)号：CN112737545A
公开(公告)日：2021-04-30
申请号：CN202011554500.1
申请日：2020-12-24
Applicant: 南京邮电大学
Abstract: 本发明提出了一种由ADC控制的数控衰减器，所述衰减器包括ADC单元和数控衰减器单元；模拟电压输入所述ADC单元的模拟输入端，所述ADC单元的输出端分别与所述数控衰减器单元的控制输入端相连接；射频信号输入所述数控衰减器单元，经过衰减控制后输出。与传统数控衰减器设计相比，本申请的数控衰减器通过增加ADC单元，转变了衰减器的控制方式，实现了连续模拟电压控制衰减器，同时ADC单元集成驱动器，减少了控制端口，实现了并行控制衰减器，提高了波控速度和电路集成度。
-
公开(公告)号：CN112468087A
公开(公告)日：2021-03-09
申请号：CN202110107247.3
申请日：2021-01-27
Applicant: 南京邮电大学
Abstract: 本发明涉及一种基于脉宽调节的32.768 kHz晶体振荡器，利用脉冲检测电路和脉冲产生电路，产生窄脉冲信号从而控制自充电电路的工作。在维持晶体正常振荡的情况下，通过脉冲检测电路检测晶体振荡器输出幅度的变化，进而通过改变脉冲宽度调节注入的时间，从而降低整个电路的功耗。
-
公开(公告)号：CN110460329A
公开(公告)日：2019-11-15
申请号：CN201910583490.5
申请日：2019-07-01
Applicant: 南京邮电大学
Abstract: 本发明提供一种面向故障锁相环测试电路，包括FOT测试控制电路和FOT故障检测电路。其中，FOT测试控制电路由脉冲宽度检测电路、锁定状态判断电路以及分频数变化检测电路组成，FOT故障检测电路主要由故障信息捕获电路、CRC校验码生成电路和CRC校验码比较电路组成。FOT测试控制电路用于锁相环锁定状态的判断，并控制FOT故障检测电路捕获故障信息，实现锁相环在线BIST测试。本电路采用具有强检错能力的CRC编码技术进行故障检测，可以实现指定故障模型的较高故障覆盖率，有效降低测试成本，并且不会对锁相环的性能造成影响。
-
公开(公告)号：CN110456260A
公开(公告)日：2019-11-15
申请号：CN201910583499.6
申请日：2019-07-01
Applicant: 南京邮电大学
IPC: G01R31/3185 , H04L9/00 , H04L9/08
Abstract: 本发明涉及一种密钥隔离安全扫描链电路，属于集成电路技术领域，包括安全扫描链电路、密钥隔离器电路和控制器电路；所述控制器电路通过所述密钥隔离器电路连接所述安全扫描链电路；所述安全扫描链电路包括相连的若干个普通扫描寄存器和安全扫描寄存器，该电路可以针对加密芯片的密钥提供安全有效地保护，使芯片无法被黑客攻击。安全扫描链电路中扫描寄存器包括普通扫描寄存器（SFF）和安全扫描寄存器（SSFF）。安全扫描寄存器由一个普通扫描寄存器、一个异或逻辑门和一个反向器组成。密钥隔离器电路将扫描链电路与密钥生成电路隔离，控制器电路使能密钥隔离器电路加载密钥。本电路在有效保证密钥安全的同时，对故障覆盖率的影响较小，并且面积消耗较小。
-
公开(公告)号：CN108306646B
公开(公告)日：2023-12-12
申请号：CN201810383207.X
申请日：2018-04-26
Applicant: 南京邮电大学
Abstract: 本发明公开了一种应用于超高速模数转换器的比较器电路，包括预放大电路模块、锁存比较电路模块；所述预放大电路模块由两级放大电路级连而成，第一级放大电路为全差分的吉尔伯特单元结构，第二级放大电路为共射差分放大器结构，可以抑制后级的锁存比较电路产生的回踢噪声，减小由于下一级的器件不匹配产生的预放大电路失调电压，从而提高比较器的精度；锁存比较电路模块由动态锁存电路和输出缓冲电路构成，动态锁存电路由两个相位差为180度的时钟控制信号控制，分为两个工作模式：跟踪模式和锁存模式；所述输出缓冲电路为共射差分放大器结构。本发明可以提高比较器电路的时钟采样率，同时提高比较器电路的精度，降低比较器电路的功耗。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.027 seconds)
