-
公开(公告)号：CN119728111A
公开(公告)日：2025-03-28
申请号：CN202411743602.6
申请日：2024-11-30
Applicant: 北京计算机技术及应用研究所
IPC: H04L9/30
Abstract: 本发明涉及一种素数域上椭圆曲线点压缩点解压方法，属于密码技术领域。本发明点解压计算转换为求解平方根问题，由于p的大小满足p≡3(mod4)，求取平方根问题转换为重复进行(m‑2)次的平方运算。椭圆曲线点(xp,yp)被压缩为yp和zp，zp是xp的最右边一个比特，存储空间减少了大约50％。本发明提出技术方案解决了公钥点压缩和点解压的问题。在通信成本高、计算成本低的应用场景下，空地之间信息数据交换时，公钥只需传输压缩后的值，节省了传输带宽。
-
公开(公告)号：CN113704835B
公开(公告)日：2023-11-10
申请号：CN202110958851.7
申请日：2021-08-20
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种支持加密卡功能的可信存储硬盘，属于计算机领域。本发明通过在一个PCIe接口上实现两个物理功能，分别为NVMe存储功能和PCIe密码卡功能，同时在可信存储硬盘内部实现内部可信，在上电时PF_0通道先工作，主动度量PF_1通道的NVMe主控固件，符合可信3.0思想中的主动度量要求，同时与宿主机进行可信认证，从而实现主机和硬盘之间可信链的传递确认。本发明实现了硬盘内部的可信，达到可信存储的目标，符合可信3.0的思想，并且，在一个硬盘中实现了PCIe密码卡功能和NVMe存储功能，不仅仅节约了一个设备，降低构建可信计算机的成本，同时所要保护的数据与高安全的可信密码模块处于同一个设备内，大大提高安全程度。
-
公开(公告)号：CN109240952B
公开(公告)日：2022-02-15
申请号：CN201810994587.0
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种高速数据加密NVMe‑SATA转换器电路，其中，主机通过NVMe控制器进行初始化配置，密钥注入单元将初始密钥注入系统总控制器进行密钥的分发，NVMe控制器分别将接受的命令与数据通过系统总控制器发送至片内缓存与SATA控制器中，加解密引擎控制器根据系统总控制器配置的命令参数从片内缓存中搬运数据至高速缓存寄存器中去，以及从高速缓存寄存器读取数据，写入至片内缓存中，高速缓存寄存器将数据整理为相应的数据格式写入至加解密计算单元进行加解密处理过程，将结果写回高速缓存寄存器，经SATA控制器写入至固态盘中或将解密的数据经NVMe控制器输出；系统总线控制器查询加解密引擎的状态使能信号，获取每个加解密引擎的状态，并调用闲置的加解密引擎进行加解密运算。
-
Patent Agency Ranking
公开(公告)号：CN113704835A
公开(公告)日：2021-11-26
申请号：CN202110958851.7
申请日：2021-08-20
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种支持加密卡功能的可信存储硬盘，属于计算机领域。本发明通过在一个PCIe接口上实现两个物理功能，分别为NVMe存储功能和PCIe密码卡功能，同时在可信存储硬盘内部实现内部可信，在上电时PF_0通道先工作，主动度量PF_1通道的NVMe主控固件，符合可信3.0思想中的主动度量要求，同时与宿主机进行可信认证，从而实现主机和硬盘之间可信链的传递确认。本发明实现了硬盘内部的可信，达到可信存储的目标，符合可信3.0的思想，并且，在一个硬盘中实现了PCIe密码卡功能和NVMe存储功能，不仅仅节约了一个设备，降低构建可信计算机的成本，同时所要保护的数据与高安全的可信密码模块处于同一个设备内，大大提高安全程度。
-
公开(公告)号：CN110309078B
公开(公告)日：2021-07-02
申请号：CN201910587609.6
申请日：2019-07-02
Applicant: 北京计算机技术及应用研究所
IPC: G06F12/02
Abstract: 本发明涉及一种全闪存储阵列的主机与固态盘协同垃圾回收方法，包括：阵列主机通过扩展NVMe驱动发送命令；固态盘固件解析命令，将块状态NAND_Block_Table或固件状态Firmware_Stats打包发送给阵列主机；阵列主机接收固态盘发送块状态或固件状态，判断是否需要进行垃圾回收操作；如需执行垃圾回收，主机端发送Force_GC命令，强制固态盘进行垃圾回收；如需暂停垃圾回收，阵列主机发送Abort_GC命令，固态盘暂停内部垃圾回收操作；固态盘接收到垃圾回收相关命令并执行，并更新块状态及固件状态。本发明将地址映射、磨损均衡、垃圾回收等算法在固态盘内部实现，减轻了开放通道固态盘阵列的主机CPU负担。
-
公开(公告)号：CN109446015A
公开(公告)日：2019-03-08
申请号：CN201811255540.9
申请日：2018-10-26
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/26
Abstract: 本发明涉及NVMe原型仿真验证结构，其中，包括：模拟主机内存用于模拟主机内存；提取数据和打印接收包信息模块用于从数据包里把数据提取出来，执行译码，并把接收到的包信息打印到文件中；解码模块的用于分析接收包和发送包的包头信息；组包模块用于根据包的格式，把要发送的数据或命令组包；模拟RAM用于模拟随机存储器；接收数组用于把接收到的包存到接收数组里，发送数组用于把要发送的数组存到发送数组里；NVMe控制器是要被验证的模块；打印发送包信息模块，用于把发送包的信息打印到文件中。
-
公开(公告)号：CN109120406A
公开(公告)日：2019-01-01
申请号：CN201810981041.1
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量，使ASIC、FPGA设计、升级更简便。
-
公开(公告)号：CN108920984A
公开(公告)日：2018-11-30
申请号：CN201810735362.3
申请日：2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种防克隆篡改安全SSD主控芯片架构，其中，包括：安全闪存控制器用于通过NAND FLASH阵列的每片NAND FLASH固有属性认证NAND FLASH身份，认证不通过CPU不予上电，认证通过后，则CPU上电；安全加解密模块的PUF模块用于输出稳定值，ECC模块对PUF模块输出的稳定值进行纠错，Hash函数模块将ECC模块输出的纠错后的数据进行Hash运算后输出固定长度值，作为加解密算法模块的根密钥；加解密模块用于对数据进行解密，得到的明文再经主机总线接口控制器传输到主机端。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.047 seconds)
