-
公开(公告)号:CN115327275A
公开(公告)日:2022-11-11
申请号:CN202211005595.0
申请日:2022-08-22
Applicant: 北京计算机技术及应用研究所
IPC: G01R31/00
Abstract: 本发明涉及一种适用于环境试验的测试系统,属于测试领域。本发明的系统包括PC机、测试工装、陪测工装、单端接口板及线缆,测试工装包括主控板和专用接口板,陪测工装包括工装结构和陪测差分板。本发明在多被测对象情况下实现远距离可靠传输,本发明应用范围广,可参与高低温工作试验、高低温存储试验、振动、冲击及离心力(加速度)试验;本发明的陪测工装可靠性高,无论是力学试验测试,还是高温工作、低温工作、高温存储、低温存储等环境试验,差分板均无问题。
-
公开(公告)号:CN108920984B
公开(公告)日:2021-11-16
申请号:CN201810735362.3
申请日:2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种防克隆篡改安全SSD主控芯片,其中,包括:安全闪存控制器用于通过NAND FLASH阵列的每片NAND FLASH固有属性认证NAND FLASH身份,认证不通过CPU不予上电,认证通过后,则CPU上电;安全加解密模块的PUF模块用于输出稳定值,ECC模块对PUF模块输出的稳定值进行纠错,Hash函数模块将ECC模块输出的纠错后的数据进行Hash运算后输出固定长度值,作为加解密算法模块的根密钥;加解密模块用于对数据进行解密,得到的明文再经主机总线接口控制器传输到主机端。
-
公开(公告)号:CN107277373B
公开(公告)日:2020-02-07
申请号:CN201710628070.5
申请日:2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统,其中,包括:主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路;其中主控处理电路包括:采用FPGA和两DSP,FPGA用于协调控制各电路工作和图像数据的预处理,两DSP用于运行图像算法;图像解码电路,用于将外部摄像机的图像信息进行解码,并发送给FPGA;数据存储电路,用于进行FPGA11和两DSP的数据存储;模拟显示电路,用于将FPGA的视频信号输出显示;串口通信电路,用于FPGA与外部进行串口通信;其中,FPGA11在激活摄像机之后,接收图像数据,FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级,以保证不能丢帧;DSP芯片的接口置为第二优先级,模拟显示电路设为第三优先级;在图像存储的行间隙和帧间隙时,响应第二和第三优先级的读数据请求。
-
公开(公告)号:CN110298186A
公开(公告)日:2019-10-01
申请号:CN201910587598.1
申请日:2019-07-02
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于动态可重构密码芯片的无密钥数据加解密方法,其中,包括:加密流程:输入明文D,使用杂凑算法1计算明文D的杂凑值d;使用加密算法2,杂凑值d作为密钥对明文D进行加密,生成密文E;使用杂凑算法3计算密文E的杂凑值e;使用加密算法4,杂凑值e作为密钥对杂凑值d进行加密,生成密钥密文t,存储于安全UKey中;解密流程:输入密文E,使用杂凑算法3计算密文E的杂凑值e;使用加密算法4,杂凑值e作为密钥对密钥密文进行解密,生成杂凑值d;使用加密算法2,杂凑值d作为密钥对密文E进行解密,生成明文D。加密方法无需使用单独生成的密钥,无需进行复杂的密钥管理流程,使用计算待加密信息得来的杂凑值作为密钥对待加密信息进行加密,减少了系统复杂度。
-
公开(公告)号:CN108918047A
公开(公告)日:2018-11-30
申请号:CN201810735281.3
申请日:2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种基于气压测量的陶瓷封装安全防护结构,其中,包括:陶瓷封装密闭腔体、气压传感器模组、温度传感器模组、控制器、总线关断控制器以及存储器,控制器分为状态判断程序模块以及其它程序模块;气压传感器模组、温度传感器模组、控制器、总线关断控制器以及存储器均密封设置在陶瓷封装密闭腔体内;气压传感器模组用于获取陶瓷封装密闭腔体内的气压数据,温度传感器模组用于获取陶瓷封装密闭腔体内的温度数据;状态判断程序模块,用于根据陶瓷封装密闭腔体内的温度数据和气压数据,以判断内环境的密闭性是否被破坏,若密闭性被破坏,控制器擦除存储器中核心敏感数据,继而依据数据敏感性依次擦除全部数据。
-
公开(公告)号:CN107786235A
公开(公告)日:2018-03-09
申请号:CN201610702763.X
申请日:2016-08-22
Applicant: 北京计算机技术及应用研究所
IPC: H04B1/40
CPC classification number: H04B1/40
Abstract: 本发明公开了一种4MHz工作频率的1553B收发电路,包括:驱动电路用于进行主控芯片与接收电路和发送电路之间的数据电平转换;接收电路用于接收隔离变压器的数据,并将隔离变压器输入的数据进行比较处理,将比较后符合要求的数据输入给驱动电路;发送电路用于根据主控芯片的控制,将驱动电路发送的主控芯片的指令输出给隔离变压器;隔离变压器,用于将外部输入的数据进行隔离变压后输入给接收电路,以及将发送电路发送的数据进行隔离变压后输出。本发明4MHz工作频率的1553B收发电路,工作频率可达4MHz,输出信号波形上升时间和下降时间在25ns到75ns之间,能够满足4M1553B标准。
-
公开(公告)号:CN107277373A
公开(公告)日:2017-10-20
申请号:CN201710628070.5
申请日:2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统,其中,包括:主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路;其中主控处理电路包括:采用FPGA和两DSP,FPGA用于协调控制各电路工作和图像数据的预处理,两DSP用于运行图像算法;图像解码电路,用于将外部摄像机的图像信息进行解码,并发送给FPGA;数据存储电路,用于进行FPGA11和两DSP的数据存储;模拟显示电路,用于将FPGA的视频信号输出显示;串口通信电路,用于FPGA与外部进行串口通信;其中,FPGA11在激活摄像机之后,接收图像数据,FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级,以保证不能丢帧;DSP芯片的接口置为第二优先级,模拟显示电路设为第三优先级;在图像存储的行间隙和帧间隙时,响应第二和第三优先级的读数据请求。
-
-
-
-
-
-