-
公开(公告)号：CN102509698A
公开(公告)日：2012-06-20
申请号：CN201110375066.5
申请日：2011-11-23
Applicant: 北京大学
IPC: H01L21/02 , H01L21/306
CPC classification number: H01L21/033
Abstract: 本发明公开了一种利用trimming工艺及掩膜阻挡氧化相结合来制备超细线条的方法，该方法利用timming掩膜尺寸，同时利用掩膜来阻挡氧化相结合的方法来得到超细线条。采用此方法制备出的悬空超细线条直径可由淀积氧化硅的厚度、trimming后氧化硅线条的尺寸、湿法氧化的时间及温度来精确地控制在20nm以下，且湿法氧化速度很快，所以对普通光学光刻所产生的线条尺寸更快的缩小。同时利用此方法制备超细线条，成本低，可行性高。
-
公开(公告)号：CN101789363B
公开(公告)日：2011-10-26
申请号：CN201010128839.5
申请日：2010-03-22
Applicant: 北京大学
IPC: H01L21/033
Abstract: 本发明提供了一种基于氧化和化学机械抛光工艺制备超细线条的方法，属于超大规模集成电路制造技术领域。该方法包括：制备化学机械抛光停止层；淀积氮化硅薄膜；在氮化硅薄膜上淀积多晶硅薄膜；将多晶硅薄膜加工成条状；在条状多晶硅的顶面和两个侧面上生长氧化硅，衬底材料由于氮化硅的保护没有被氧化；再淀积一层多晶硅，并以停止层为准化学机械抛光该多晶硅，在氧化硅的保护下依次干法刻蚀多晶硅、氮化硅和衬底材料，然后腐蚀去掉氧化硅硬掩模，制备出衬底材料的细线条。本发明制备出的超细线条的形状可以接近矩形，且线条左右两侧衬底材料分布情况一致。
-
公开(公告)号：CN101789363A
公开(公告)日：2010-07-28
申请号：CN201010128839.5
申请日：2010-03-22
Applicant: 北京大学
IPC: H01L21/033
Abstract: 本发明提供了一种基于氧化和化学机械抛光工艺制备超细线条的方法，属于超大规模集成电路制造技术领域。该方法包括：制备化学机械抛光停止层；淀积氮化硅薄膜；在氮化硅薄膜上淀积多晶硅薄膜；将多晶硅薄膜加工成条状；在条状多晶硅的顶面和两个侧面上生长氧化硅，衬底材料由于氮化硅的保护没有被氧化；再淀积一层多晶硅，并以停止层为准化学机械抛光该多晶硅，在氧化硅的保护下依次干法刻蚀多晶硅、氮化硅和衬底材料，然后腐蚀去掉氧化硅硬掩模，制备出衬底材料的细线条。本发明制备出的超细线条的形状可以接近矩形，且线条左右两侧衬底材料分布情况一致。
-
公开(公告)号：CN118284040A
公开(公告)日：2024-07-02
申请号：CN202410253969.3
申请日：2024-03-06
Applicant: 北京大学
Abstract: 本发明公开一种垂直超薄沟道DRAM单元器件的制备方法，属于超大规模集成电路制造技术领域。本发明通过淀积薄膜厚度定义垂直沟道的宽度，实现超越光学光刻精度的沟道尺寸控制，并减少了定义有源区的光刻次数，实现了垂直超薄沟道DRAM单元器件的制备。采用本发明提高了DRAM存储密度，可以更紧凑地实现4F2单元。
-
公开(公告)号：CN103219242B
公开(公告)日：2016-12-28
申请号：CN201310103272.X
申请日：2013-03-28
Applicant: 北京大学
IPC: H01L21/336
CPC classification number: H01L21/2252 , H01L21/00 , H01L29/0673 , H01L29/105 , H01L29/66795 , H01L29/775 , H01L29/7855
Abstract: 本发明公布了一种调节多栅结构器件阈值电压的方法，其特征是，制备多栅结构器件，使之形成表面高掺杂内部低掺杂的沟道杂质分布，利用杂质掺杂在调节阈值电压的同时，尽量减小库伦杂质散射对于载流子的影响，使得载流子的迁移率维持在较高水平。首先，该方案能够使得多栅器件获得较大范围的多阈值电压，方便IC设计人员在电路设计过程中对于器件的不同需求。其次，在引入杂质掺杂以调整阈值电压过程中，尽量减小了库伦杂质散射对于沟道载流子的影响，使得载流子的迁移率维持在较高水平，保证器件拥有较高的驱动电流。最后，该方案可以通过与传统CMOS兼容的工艺方法实现，具备大规模生产的潜力。
-
Patent Agency Ranking
公开(公告)号：CN103219242A
公开(公告)日：2013-07-24
申请号：CN201310103272.X
申请日：2013-03-28
Applicant: 北京大学
IPC: H01L21/336
CPC classification number: H01L21/2252 , H01L21/00 , H01L29/0673 , H01L29/105 , H01L29/66795 , H01L29/775 , H01L29/7855
Abstract: 本发明公布了一种调节多栅结构器件阈值电压的方法，其特征是，制备多栅结构器件，使之形成表面高掺杂内部低掺杂的沟道杂质分布，利用杂质掺杂在调节阈值电压的同时，尽量减小库伦杂质散射对于载流子的影响，使得载流子的迁移率维持在较高水平。首先，该方案能够使得多栅器件获得较大范围的多阈值电压，方便IC设计人员在电路设计过程中对于器件的不同需求。其次，在引入杂质掺杂以调整阈值电压过程中，尽量减小了库伦杂质散射对于沟道载流子的影响，使得载流子的迁移率维持在较高水平，保证器件拥有较高的驱动电流。最后，该方案可以通过与传统CMOS兼容的工艺方法实现，具备大规模生产的潜力。
-
-
公开(公告)号：CN102621182A
公开(公告)日：2012-08-01
申请号：CN201210106835.6
申请日：2012-04-12
Applicant: 北京大学
IPC: G01N25/20
Abstract: 本发明公开了一种一维到三维边界热阻测试方法，该方法利用一种简单的测试结构，该测试结构包括长方体A、长方体B和纳米线三部分，长方体A和长方体B之间由悬空的纳米线相连。通过两组测试结构1和测试结构2的纳米线的整体热阻R1、R2，测得一维到三维边界热阻R1-3。本方法可以为纳米尺度器件散热结构的设计和关键路径的研究给出参数依据，并且为今后热阻网络和器件热效应的模拟有直接帮助。
-
公开(公告)号：CN101707210B
公开(公告)日：2012-05-30
申请号：CN200910241608.2
申请日：2009-11-27
Applicant: 北京大学
IPC: H01L29/78 , H01L27/092 , H01L21/336
Abstract: 本发明公开了一种抗辐照的场效应晶体管、CMOS集成电路及其制备方法。其中，N型场效应晶体管在衬底和体区之间增加了一层n+外延层，沟道为p/p+倒掺杂结构层，源漏分别通过一个“L”形绝缘层与体区隔离，“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度；相应的n+外延层改为p+外延层，p/p+倒掺杂结构层改为n/n+倒掺杂结构层就形成P型场效应晶体管。本发明的器件既抗单粒子效应，又抗总剂量效应，所组成的CMOS集成电路可以从根本上解决了抗辐照效应的单一性问题，而且该器件可以基于体硅衬底制备，无需SOI衬底，降低了成本，制备方法简单，与传统CMOS工艺兼容，可控性好。
-
公开(公告)号：CN101834187A
公开(公告)日：2010-09-15
申请号：CN201010147519.4
申请日：2010-04-13
Applicant: 北京大学
IPC: H01L27/115 , H01L29/792 , H01L29/10
Abstract: 本发明公开了一种嵌入式非挥发性存储器，属于超大规模集成电路中的半导体存储器技术领域。本发明的存储器包括一MOS晶体管和一插指型金属互联电容单元；所述插指型金属互联电容单元的内侧插指结构与所述MOS晶体管的栅极连接，构成嵌入式非挥发性存储器的浮栅；所述MOS晶体管的源漏极分别对应为嵌入式非挥发性存储器的源漏极；所述插指型金属互联电容单元的外侧插指结构为嵌入式非挥发性存储器的控制栅。与现有技术相比，本发明提高了编程、擦除速度，降低了操作电压，并提高单元的存储密度和等比例缩小能力，对实现更高速、高存储密度的存储应用中，有着明显优势和广泛的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.021 seconds)
