-
公开(公告)号：CN119851744A
公开(公告)日：2025-04-18
申请号：CN202510314405.0
申请日：2025-03-17
Applicant: 之江实验室
Abstract: 本申请提供一种RRAM忆阻器的耐久性测试方法、装置、电子设备和介质。其中方法包括：获取RRAM器件的当前状态；基于RRAM器件的当前状态，确定连续多次复位操作和连续多次置位操作的先后顺序；复位操作表示对RRAM忆阻器件进行擦除；置位操作表示对RRAM忆阻器件进行编程；使用渐变增大的脉冲强度，确定RRAM器件的电阻区间；渐变增大的脉冲强度包括能够翻转RRAM当前状态的初始脉冲强度；根据RRAM器件的电阻区间内最高阻态和最低阻态，选用耐久性测试所使用的固定脉冲参数，加载连续交替的复位操作和置位操作，对RRAM器件进行耐久性测试。如此，可以避免由于过复位或过置位问题导致的耐久性测试提前失效。
-
公开(公告)号：CN119537307A
公开(公告)日：2025-02-28
申请号：CN202510107628.X
申请日：2025-01-23
Applicant: 之江实验室
Abstract: 本申请涉及一种存算一体计算装置和神经网络训练系统，其中，该存算一体计算装置包括：预载模块、混合精度输入模块、输入控制模块以及存算一体阵列模块；预载模块用于对输入数据进行预载处理，并向混合精度输入模块输出待处理数据；混合精度输入模块用于根据预设的精度需求对预载模块输出的待处理数据进行串行输出；输入控制模块用于向存算一体阵列模块输出行选通信号和列选通信号；存算一体阵列模块用于基于输入控制模块输出的行选通信号和列选通信号，对混合精度输入模块所串行输出的数据执行读、写以及计算处理。其能够为不同的神经网络算法提供更多的精度选择，提高了存算一体装置的灵活性和适用性。
-
Patent Agency Ranking
公开(公告)号：CN114842903B
公开(公告)日：2025-02-11
申请号：CN202210329568.2
申请日：2022-03-31
Applicant: 之江实验室
IPC: G11C29/56
Abstract: 本发明涉及阻变存储器应用领域，尤其涉及一种提高阻变存储器可靠性测试效率的方法和装置，该方法为：首先定义阻变存储器的高阻值与低阻值的差的绝对值为窗口大小，作为阻变存储器是否处于异常状态的判断依据，然后通过读写操作电路对阻变存储器进行读写操作，同时启动异常检测电路来实时检测阻变存储器在读写操作过程中是否处于异常状态，若处于异常状态，则使得读写操作电路对阻变存储器执行异常读写操作，反之则执行正常读写操作。本发明可以加快阻变存储器可靠性的测试速率，提高阻变存储器的测试效率，同时还能够精确定位出出现异常的轮次数，方便对阻变存储器进行分析处理。
-
公开(公告)号：CN114171100B
公开(公告)日：2024-05-14
申请号：CN202111336537.1
申请日：2021-11-12
Applicant: 之江实验室
Abstract: 本发明公开一种高故障覆盖率的阻变存储器的测试方法，包括以下步骤：一、对阻变存储器的存储单元进行Forming操作；二、按照地址升序对阻变存储单元进行读1和写0操作；三、按照地址升序对阻变存储单元进行2次连续的读0操作，随后执行1次写1操作；四、按照地址升序对阻变存储单元依次执行读1、读1、写0、写1和读1操作；五、按照地址降序对阻变存储单元进行读1、写0、读0操作；六、按照地址降序对阻变存储单元进行写1、写0、读0操作；七、按照地址升序对阻变存储单元进行读0、写1、读1操作；八、延迟或暂停一段时间，按照地址升序对阻变存储单元进行读1、写0、读0操作；九、输出所有阻变存储单元的故障一览表。
-
公开(公告)号：CN114203246B
公开(公告)日：2024-05-07
申请号：CN202111396995.4
申请日：2021-11-23
Applicant: 之江实验室
IPC: G11C29/12
Abstract: 本发明公开了区别真实读串扰和伪读串扰的阻变存储器的故障检测方法，包括如下步骤：S1，采样操作，包括如下步骤：S11，置位操作对阻变存储器施加置位电压，使阻变存储器处于低阻态；复位操作对阻变存储器施加复位电压，使阻变存储器处于高阻态；S12，采样操作分别对阻变存储器施加读取电压，读取置位操作后的阻变存储器处于低阻态的第一、第二阻值；读取复位操作后的阻变存储器处于高阻态的第三、第四阻值；S2，判断识别操作，包括如下步骤：S21，判断第一阻值和第二阻值是否处于低阻态区间内，从而判断真实读串扰或伪读串扰；S22，判断第三阻值和第四阻值是否处于高阻态区间内，从而判断真实读串扰或伪读串扰。
-
公开(公告)号：CN114758713B
公开(公告)日：2022-10-14
申请号：CN202210663908.5
申请日：2022-06-14
Applicant: 之江实验室
Abstract: 本发明涉及半导体存储器测试技术领域，具体涉及一种铁电存储器耐久性测试的电路和方法，该电路包括依次连接的PMOS晶体管、NMOS晶体管、恒流源电路，所述PMOS晶体管的源极连接有电源；PMOS晶体管的漏极和NMOS晶体管的漏极相连接，在PMOS晶体管和NMOS晶体管的连接间节点设有监测电压点；NMOS晶体管的源极连接至恒流源电路的一端，恒流源电路的另一端接地；NMOS晶体管和恒流源电路的连接间节点与铁电存储器的位线连接；在PMOS晶体管和NMOS晶体管的栅极分别输入偏置电压Vbias1和偏置电压Vbias2。本发明加快了耐久性参数的获取，有效节约了测试时间成本，加速铁电产品的面市周期。
-
公开(公告)号：CN114842903A
公开(公告)日：2022-08-02
申请号：CN202210329568.2
申请日：2022-03-31
Applicant: 之江实验室
IPC: G11C29/56
Abstract: 本发明涉及阻变存储器应用领域，尤其涉及一种提高阻变存储器可靠性测试效率的方法和装置，该方法为：首先定义阻变存储器的高阻值与低阻值的差的绝对值为窗口大小，作为阻变存储器是否处于异常状态的判断依据，然后通过读写操作电路对阻变存储器进行读写操作，同时启动异常检测电路来实时检测阻变存储器在读写操作过程中是否处于异常状态，若处于异常状态，则使得读写操作电路对阻变存储器执行异常读写操作，反之则执行正常读写操作。本发明可以加快阻变存储器可靠性的测试速率，提高阻变存储器的测试效率，同时还能够精确定位出出现异常的轮次数，方便对阻变存储器进行分析处理。
-
-
-
-
-
-
Search Results
27
records
(took 0.023 seconds)
