-
公开(公告)号：CN110335636B
公开(公告)日：2021-04-02
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k‑1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
公开(公告)号：CN110619907A
公开(公告)日：2019-12-27
申请号：CN201910806010.7
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触电路，包括：第一存储器、第二存储器和开关组件；开关组件包括第一开关管、第二开关管和第三开关管；第一开关管的第一端与第一存储器的第一端连接，第一开关管的控制端与第一位线接口连接；第二开关管的第一端与第二存储器的第一端连接，第二开关管的控制端与第二位线接口连接；第一存储器的第二端与第二存储器的第一端连接；第三开关管的第一端与第二存储器的第二端连接，第三开关管的第二端与字线接口连接，第三开关管的第三端接地。基于本申请实施例，通过第一开关管和第二开关管分别控制串联的第一存储器和第二存储器，在数据存储时可以减少存储器间的交叉干扰。
-
公开(公告)号：CN113948136A
公开(公告)日：2022-01-18
申请号：CN202111191017.6
申请日：2021-10-13
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
IPC: G11C11/56
Abstract: 本发明涉及一种差分相变存储单元结构、相变存储器及驱动方法。其中，差分相变存储单元结构的第一选通器件的栅端、第二选通器件的栅端和第三选通器件的栅端连接在一起作为差分相变存储单元结构的字线，第一选通器件的源端和第二选通器件的源端均接地，第三选通器件的漏极或源极、第一选通器件的漏极、以及第一相变电阻的第一端连接在一起，第三选通器件的源极或漏极、第二选通器件的漏极以及第二相变电阻的第一端连接在一起；第一相变电阻的第二端连接第一位线，第二电阻的第二端连接第二位线。本发明可以在无需外加参考电阻的条件下以较小的阵列面积实现高速驱动的存储器性能。
-
公开(公告)号：CN113380298A
公开(公告)日：2021-09-10
申请号：CN202110494509.6
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
Abstract: 本发明涉及一种非易失布尔逻辑两位乘法器及运算方法，乘法器包括四个多阻态器件、选通器件和外围控制电路，多阻态器件的一端作为顶端电极输入端，另一端与选通器件的漏端相连，选通器件的栅端作为多阻态器件的字线，源端连接底端电极输入端；多阻态器件用于实现非易失布尔逻辑运算，并将运算结果直接以多阻态器件的阻值状态进行存储；选通器件用于选通四个多阻态器件中的任意一个实现逻辑运算；外围控制电路，用于向选通的多阻态器件施加操作信号以使得多阻态器件实现逻辑操作，并在进行下一步逻辑操作之前进行状态级联使得前一步的计算结果作为下一步的逻辑输入存储在所述多阻态器件中。本发明使用少量的器件快捷实现非易失乘法操作。
-
公开(公告)号：CN113162607A
公开(公告)日：2021-07-23
申请号：CN202110355256.4
申请日：2021-04-01
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
Abstract: 本发明涉及一种实现sigmoid激活函数的电路，包括：二极管电路，包括第一二极管、第二二极管和第三二极管；所述二极管电路配置成所述第一二极管与所述第二二极管电流之和为所述第三二极管电流的形式；电流传输电路，用于为所述二极管电路的输入端提供电流；输入电流‑电压转换电路，用于将所述二极管电路的输入端的电流转换为输入电压，将所述二极管电路的输出端的电流转换为输出电压；电压除法电路，用于输出所述输入电压和输出电压的比值。本发明能够用硬件电路实现神经网络中的sigmoid激活函数。
-
Patent Agency Ranking
公开(公告)号：CN109935270B
公开(公告)日：2021-01-19
申请号：CN201910175850.8
申请日：2019-03-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的故障诊断方法，应用于以位为操作单位的相变存储器中，包括：对所述相变存储器进行第一操作以触发部分热串扰故障，其中所述第一操作包括一次地址递增的位写0；对所述相变存储器进行第二操作以检测触发的部分热串扰故障，其中所述第二操作包括一次地址递增的位读0；对所述相变存储器进行第三操作以触发剩余热串扰故障，其中所述第三操作包括一次地址递减的位写0；对所述相变存储器进行第四操作以检测触发的剩余热串扰故障，其中所述第四操作包括一次地址递减的位读0。通过本发明解决了现有技术中无法全面检测PD故障及现有技术还未有以字为操作单位的相变存储器特有故障的触发及检测的相关研究的问题。
-
公开(公告)号：CN110098832B
公开(公告)日：2020-10-09
申请号：CN201910364378.2
申请日：2019-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0185 , H03K19/094 , H03K19/003 , H03K17/22
Abstract: 本发明提供一种超低电压启动双路输出的DCDC转换电路及其实现方法，所述DCDC转换电路包括：双路输出模块，电连接于所述双路输出模块的高压上电复位模块，电连接于所述高压上电复位模块和所述双路输出模块的功率管衬底电平选择模块，电连接于所述高压上电复位模块和所述双路输出模块的工作模式切换模块，电连接于所述工作模式切换模块的控制管衬底电平选择模块，电连接于所述双路输出模块的负载接入模块及电连接于所述双路输出模块、所述负载接入模块和所述工作模式切换模块的调制信号产生模块。通过本发明解决了现有DCDC转换电路存在的无法在低电源电压下工作、需要额外的时钟产生装置及只有一路输出的问题。
-
公开(公告)号：CN110619906A
公开(公告)日：2019-12-27
申请号：CN201910763063.5
申请日：2019-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供了一种多级相变存储器的读出电路及读出方法，涉及微电子技术领域，解决了传统方法无法读出多级相变存储单元存储的多位数据的技术问题。本发明提供的多级相变存储器的读出方法应用于存储有N位二进制数据的相变存储单元，读出方法按照由高位到低位的顺序逐位读取目标相变存储单元的N位二进制数据，读出方法包括N个阶段，第M阶段包括步骤：获取目标相变存储单元当前状态所对应的读电流；获取参考电流，其中，当M＝1时选择起始参考电流，当M>1时根据之前读出的数据位选择对应阶段的参考电流；比较读电流和对应阶段的参考电流，获得读出电压信号；处理读出电压信号，获得二进制数据的第N-M+1位数据信号；其中，1≤M≤N。
-
公开(公告)号：CN110335636A
公开(公告)日：2019-10-15
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k-1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
公开(公告)号：CN109935270A
公开(公告)日：2019-06-25
申请号：CN201910175850.8
申请日：2019-03-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的故障诊断方法，应用于以位为操作单位的相变存储器中，包括：对所述相变存储器进行第一操作以触发部分热串扰故障，其中所述第一操作包括一次地址递增的位写0；对所述相变存储器进行第二操作以检测触发的部分热串扰故障，其中所述第二操作包括一次地址递增的位读0；对所述相变存储器进行第三操作以触发剩余热串扰故障，其中所述第三操作包括一次地址递减的位写0；对所述相变存储器进行第四操作以检测触发的剩余热串扰故障，其中所述第四操作包括一次地址递减的位读0。通过本发明解决了现有技术中无法全面检测PD故障及现有技术还未有以字为操作单位的相变存储器特有故障的触发及检测的相关研究的问题。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.076 seconds)
